• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 207 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN65HVD33：关于驱动器的使能时间

admin
Guru**** 2591230 points
Other Parts Discussed in Thread: SN65HVD33

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/777562/sn65hvd33-about-enable-time-of-driver

器件型号：SN65HVD33

您好、支持团队、

我将询问 SN65HVD33的驱动器启用时间。

1.我能否理解从驱动器被启用到输出信号的时间、如下所示？

在数据表第11页的"开关特性：驱动器"中进行了说明、
"tPZH1：传播延迟时间、高阻抗至高电平输出"
或"tPZL1：传播延迟时间、高阻抗至低电平输出"(数据表)"开关特性：驱动器"


2.在数据表"开关特性：驱动器"中的"tPZH1、tPZL1：驱动器启用延迟与总线电压偏移"与上面的1之间有何差异？

3.我能否理解"tPZH1、tPZL1：具有总线电压偏移的驱动器使能延迟"的 Vo = 2V (典型值)与共模电压为2V 时相同？

4."图15. 使能时间与共模电压间的关系"显示在数据表的第14页。 从这个角度来看、当共模电压为3.5V 或更高时、使能时间超过400ns。
我认为这是与上述3不同的结果。
我应该如何理解？

5.我们的客户使用1.9V 的共模电压。 在 DE 变为"H"后、直到 X 和 Y 输出时、才出现大约430ns 的延迟。 我认为这与上述理解不同。 我如何理解它？

6.增加使能时间的共模电压是否变化？
变化量是多少？

7.我是否需要考虑"总线电压偏移时的驱动器使能延迟"的最大值、在任何使用条件下、该最大值为900ns、作为驱动器使能时间？

此致、
M. Tachibana

  • 0
    TI__Guru**** 2591230 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Tachibana-San、

    1.您的理解是正确的。
    tPZH1/tpZL1指定总线电压偏移的延迟时间、这意味着向总线施加共模电压。 总线不仅由驱动器驱动。
    3.是的。
    图15显示了共模电压介于-7V 至13V 之间时的延迟、因此它高于 Vo=2V 的情况。
    如何测量430ns、比如阈值是多少？ 此外、电缆的寄生电容也会有所不同。
    6.我们没有关于延迟变化与共模的任何特性数据。 我将尝试查看我们是否有任何仿真结果。
    7.否 图15仅显示室温下的数据。 如6中所述、我将查看我是否可以找到一些数据供您参考。

    此致、
    Hao
  • 0
    TI__Guru**** 2591230 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Hao San、

    感谢您回答我的问题。
    有一些回答我不理解、所以请让我提出其他问题。

    4-2. 数据表中 Vo 的定义是什么？
    例如、当共模电压为1.9V、差分输出电压 VOD 为4V 时、什么是 Vo？
    Vo 不是共模电压、而是"H"输出信号的绝对电压？

    5-2. 在客户的电路中、故障安全电路(上拉电阻器和下拉电阻器)连接在外部。
    因此、共模电压约为1.9V、驱动器 H 输出电压约为2.9V、驱动器 L 输出电压约为1.9V
    DE 变为高电平后、驱动器输出信号输出将持续430ns。
    在这个条件下、430 ns 的延迟是否正确？
    未看到寄生电容导致的波形颜色黯淡。

    此致、
    M. Tachibana
  • 0
    TI__Guru**** 2591230 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Tachibana-San、

    4-2. VO 是应用于总线 A 侧和 B 侧的共模电压。 如果 VOD 为4V 且 Vo=1.9V、则意味着 H 为1.9+4/2=3.9V、L 为1.9-4/2=-0.1V。

    5-2. 外部上拉/下拉电阻器将更改延迟、因为它会影响信号稳定。 数据表中的规格未将这些因素考虑在内。

    BTW、当我检查一些仿真数据时、您可能需要将1us 设置为所有角上的最大延迟。 如果您有更多问题、请告诉我。

    此致、
    Hao
  • 0
    TI__Guru**** 2591230 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Hao San、

    很抱歉我迟到了。

    感谢你回答我的问题。
    我明白了、对我很有帮助。

    此致、
    M. Tachibana