[参考译文] TUSB8041：TUSB4041I EEPROM 编程工具

您好、Balazs、

是的、相同的 EEPROM 编程工具适用于所有 TUSB80xx 和 TUSB40xx 系列器件。 我们不建议使用将 DP 和 DM 拉为高电平的方法强制进入编程模式、因为可能会损坏器件。 只需在设备管理器中的集线器 USB 2.0实例上加载编程驱动程序、即可强制集线器进入编程模式。

此致、
JMMN

以下在线回答：

一些器件引脚具有典型值为13.2kOhm、最大值为22kOhm 的下拉或上拉电阻器。 我可以在很多原理图中看到、添加的外部电阻器(4.7kOhm、10kOhm 等)的方向与内部电阻器相同。 内部电阻器能否确保足够强大的逻辑低电平或高电平、以实现安全稳定的运行？ 如果在复位 OVERCURnz 引脚后对引脚采样、您有何建议？ 我在上述电路板尺寸中遇到了布线困难、因此每个可排除的组件都能使我的工作更加轻松。

[JMMN]如果配置引脚上的内部上拉/下拉与您的首选设置相匹配、则无需使用额外的外部上拉/下拉电阻器。 OVERCURnz 上的外部上拉电阻器不是必需的、我们通常会将这些上拉电阻器置于参考设计中、以防应用具有很大的噪声、因为即使是寄生过流事件也会阻止集线器工作。

2.数据表建议(图33、第34页)每个 VDD 和 VDD33引脚使用100nF 滤波电容器、两个电源使用一个10uF 滤波电容器。 该评估板使用并联的1nF、10nF 和100nF 电容器来连接每个电源引脚。 对我来说、毫无疑问、最后一个解决方案更好、但我不知道有多少更好。 每个引脚是否确实需要3个并联滤波电容器？

[JMMN]参考设计/EVM 通常具有更多的滤波电容器、因此需要大容量电容器。 如果可能、我建议每个电源引脚至少有一个滤波电容。

3.第一个集线器的 VBUS 信号电阻分压器的输入连接到其上行端口连接器的+5V。 应在何处连接第二和第三集线器的 VBUS 电阻分压器的输入？

[JMMN]有两种可能的解决方案、一种是将第二层集线器的 VBUS 连接到与上行端口相同的 VBUS。 另一种方法是使用第一层集线器的 PWRCTL 输出将 VBUS 驱动到下游集线器。

4.我需要通过 EEPROM 配置来更改 DM 和 DP 信号的一些下行端口的极性、以便我可以避免其中任何一个信号的层更改。 在连接集线器的情况下、EEPROM 编程将如何工作？ 如果我需要对其中的任何一个进行重新编程、并且 Windows 会导致一些等待时的意外结果、您是否可以建议为 DM 和 DP 信号上拉电阻器以强制集线器进入编程模式的安全值？

[JMMN]在分层集线器系统中、使用基于 USB 的 EEPROM 编程工具将会很困难、一旦对第一个集线器进行编程、您将无法确定首先对哪个第二层集线器进行编程。 如果您使用将 DP 和 DM 拉至高电平的方法强制集线器进入编程模式、请确保它们不会被拉至高于3.3V 的电压、并且电压源受限。 此外、如果您使用 EEPROM、则无需担心配置引脚设置- EEPROM 设置将覆盖引脚设置。

具有24MHz 时钟的5个集线器 IC 和具有12MHz 时钟的2个其他 IC。 我必须决定是使用5个石英晶体还是使用具有一个石英振荡器和一个 D 型触发器1：2分频器、后跟时钟缓冲器 IC 的时钟分配。 你有什么建议？

[JMMN]也可以、只要确保使用振荡器、其电压为1.8V、布线尽可能干净。

6.第三个集线器将使用成组 VBUS 开关，这意味着该器件有3个未使用的 PWRCTL 和 OVERCURZ 引脚。 是否有任何方法将它们用作 GPIO 引脚？

[JMMN]不可以、即使它们未在成组配置中使用、它们仍然是功能上的 PWRCTL / OVERCUR 引脚。

评估板使用 AT24C04 EEPROM 进行 I2C 配置、该配置在内部以512x8位矩阵进行组织。 TUSB4041I 的存储器映射仅显示高达 FFh 的字节地址、这意味着256字节 EEPROM 应该足够了。 是否有特殊的理由使用较大的一个？

[JMMN]只要整个寄存器映射可以放入 EEPROM 中、我就不明白为什么 AT24C02不起作用。

此致、
JMMN

JMMN、您好！

非常感谢您的回答。

此致、

Balazs Soregi