This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
Other Parts Discussed in Thread: TDP158
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/825417/tdp158-the-design-can-not-get-output-from-screen
降级：
请帮您检查以下原理图。
客户提到了 FPGA 的 EVM、但该设计无法从屏幕获取输出。
请 请提供一些有关设计的建议。
是否有任何有关4K 数据的演示代码？
e2e.ti.com/.../TDP158RSBT.pdf
祝你好运
它们在 SDA_CTL 和 SCL_CTL 以及 SDA_SNK 和 SCL_SNK 上是否有上拉电阻器？
FPGA 输出是 DP 还是 DP++？
您运行的是4K@30Hz 还是4K@60Hz？ 时钟频率是多少？
谢谢
David
是否有任何更新？
此致、
JMMN
我现在要将此线程标记为已关闭、您可以通过答复或创建新线程来重新打开此线程。
尊敬的 David：
很抱歉，我上星期休年假后，我的答复延误了。
请 请参阅以下信息：
幸运的是、它们具有上拉电阻器。
2. FPGA 输出是 DP 还是 DP++？
幸运：FPGA 输出是 DP++。
3.您运行的是4K@30Hz 还是4K@60Hz？ 时钟频率是多少？
幸运：客户运行4K@60Hz。
BTW、它们可以运行1080p@60Hz。
请 提供一些建议。
请转储 TDP158寄存器吗？
运气：
您是否仍然需要帮助？
