[参考译文] DS90CR288A：CMOS/TTL 输出设置保持时间

大家好、Vijay-San

感谢您的回答。抱歉、您迟到了。

这是否意味着您使用示波器获得单个波形？
通常、在采集 LVCMOS 信号的波形时、通常会在一定的时间内积分波形。 你怎么看？

抖动发生在到示波器的距离和布线环境中。 但是、即使考虑抖动、设置时间也接近3.5nsec。 我认为几乎没有裕度。
您能给我们一些想法吗？

此致、
石田山

Vijaya - San、

请允许我进入此通信路径。

正如您所建议的、屏幕截图是由 CMOS 输出时钟触发的。
屏幕快照确实是在持久模式下完成的。

我怀疑 DS90CR288使用内部已恢复时钟对输入 LVDS 信号进行采样
并输出 LVCMOS 数据。
恢复的时钟作为 CMOS 时钟输出。
因此、CMOS 数据和 CMOS 时钟之间的转换时序应该是一致的。
另外、DS90CR288决定了 CMOS 数据之间的转换时序差值
和 CMOS 时钟。

专注于 CMOS 时钟、您不会看到任何明显的抖动。
但是、CMOS 数据上存在大量抖动。
这意味着 DS90CR288中的某些器件可能会出现此抖动并减小上指定的时序裕度
数据表。
每次输出 CMOS 数据时、都会验证此转换时序。
持久性模式可以将其清除。 如果您多次拍摄屏幕截图、您可以
捕获此类实例。  持久模式使其变得更容易。

Mita

Vijayi-San、

感谢您的答复、很抱歉我的答复延迟。

请重新关注器件的设置和保持时间。

您是否同意 DS90CR288A 决定设置时间和保持时间？
如果是、则时钟和数据之间的抖动由 DS90CR288A 产生。

此外、设置时间分流器的电容不超过指定的3.5ns
数据表中。
如果设置时间小于3.5ns、则意味着中发生了某种情况
DS90CR288A？

Mita

您好，Mita-San

  建立/保持时间需要通过在时钟边沿触发并查看相应数据边沿与触发时钟边沿之间的距离来测量。 从上面显示的波形可以看出、示波器不会在时钟上触发、 因此、您测量的建立/保持时间是相对于时钟的当前边沿和之前几个周期捕获的数据边沿进行测量的、这就是测量不正确的原因。 这些器件的建立/保持时间也在器件的引脚上指定。 因此、如果在 PCB 布线的边缘收集数据、这会增加偏斜/高频抖动、那么数据将不准确。 因此、必须在不使用持久性模式的情况下测量建立/保持时间测量、示波器在时钟边沿上触发、并在时钟的当前边沿和测量的数据之间进行时间差。 如果您具有持久性、您将对齐时钟边沿并查看距离许多周期的数据边沿、在这种情况下、数据上的累积抖动会影响您的测量结果

谢谢

Vijay

Hellow Vijayi-San、

感谢您的回答。
我希望通过电子邮件或 E2E 私人消息直接与您交换信息。

我们希望使用 E2E 私人消息或您的电子邮件地址直接向您发送详细信息。
因为电路数据包含客户的机密内容。
您能否在 E2E 上接受朋友申请或向我们分享您的电子邮件地址？
然后、我们附上我的电子邮件地址；
我的电子邮件地址：ishiwata-s@macnica.co.jp

此致、
石田山

你(们)好

我没有回应。
或者您是否已发送电子邮件？

可以给我发送电子邮件吗？

此致、
石田山

石田山

   请给我发送一封私人 E2E 消息。 您也可以向我发送朋友请求、我可以接受(我尚未看到请求！)

谢谢

Vijay

你(们)好

私人消息没有响应。
我们收到了来自客户的单次触发波形。 检查波形。
再次将波形放在这里。

DS90CR288A 不保持 LVCMOS 输出的建立/保持时间。
在 DS90CR288A 设置超出规格。 请告诉我们您的意见。

此致、
石田山

尊敬的先生：

对于我的应用之一、我打算在 两个 FPGA 板数据传输之间使用 DS90CR288A 和 DS90CR287A。 我的简单问题是在每个正在传输的 LVDS 线路7位数据中的一个 TX/RX 时钟中。 检索这些串行数据以并行形式进行转换是否需要速度提高7倍的时钟。 请答复。 谢谢。

das.anindya2015@outlook.com