您好 TI 团队
目前、我们使用 的是 SN65HVD72D 芯片组、并通过单个 GPIO 控制其 DE 和 RE 引脚。 查看附件。
通过将 GPIO 设置为高/低电平、我们可以手动启用其驱动器/接收器、在这种情况下它可以正常工作。 现在、我们希望在自动收发器模式下操作该芯片组、因为它应该起作用。 请建议我们如何从软件端配置此芯片组、或者我们需要从硬件端进行一些改进。
Gagandeep、
最简单的解决方案是在"A"线路上放置一个上拉电阻器、在"B"线路上放置一个下拉电阻器、将"D"输入连接到低电平、然后将您的数据信号提供给"DE"输入。 通过这种方式、将会有几种不同的输出状态：
-当输入数据线路为高电平时、收发器输出被驱动至一个差分低电平
-当输入数据线路为低电平时、收发器输出被禁用并且差分总线通过外部电阻偏置为高电平。
这种方法有一些缺点。 一种是需要反相输入数据、以匹配标准 RS-485信号极性(在大多数应用中、该信号在空闲状态下使用高电平)。 另一个原因是、从低电平到高电平的转换时间取决于所使用的外部电阻值和网络的负载电容-在某些情况下、这可能意味着对于给定的应用而言、转换太慢。 另一个问题是、高电平不是通过低阻抗输出驱动的、因此其振幅不完全符合标准负载条件下的 RS-485标准要求。
一些附加电路可用于帮助解决这些问题：
此处的 FET 有助于反转信号，以便数据输入的低电平(此处标记为“TX”)导致 RS-485总线的低电平，反之亦然，从而达到高电平。 FET 栅极上的 R/C/二极管电路可用于帮助加快从低电平状态到高电平状态的转换。 当 TX 线路变为高电平时、需要一段时间为 FET 的栅极电容充电。 在此期间、DE 引脚保持高电平、驱动器保持启用状态。 驱动器保持启用的时间取决于所选的 R/C 值、并且根据应用需求、可能比单个位所需的时间短或长。 在此期间、发送器输出将满足 RS-485标准中定义的高电平状态要求。
也可以使用逻辑电路在“D”信号的下降沿将“DE”线路置为固定持续时间。 此方法显示在参考设计 TIDA-01090中：
http://www.ti.com/tool/TIDA-01090
这在每个数据帧的长度固定为已知值时很有用、因为它允许每个发送器在发送数据时在可预测的时间内保持活动状态。
我希望这一切都很清楚；如果您有其他问题、请告诉我。
此致、
最大
