This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN75DP130:HPD 和 AUX 信号不会从 SNK 接口传播到 SRC 接口

Guru**** 2927270 points

Other Parts Discussed in Thread: SN75DP130

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/860376/sn75dp130-hpd-and-aux-signals-not-propagating-from-snk-interface-to-src-interface

器件型号:SN75DP130

您好!

我们有一个具有 Cyclone 10 GX FPGA 和 SN75DP130的定制板。 FPGA 的 DP IP 内核在源路径上的 Tx 模式(单通道@ 5.4Gbps)中实例化。 标准戴尔显示器用作接收器。
我们不对任何寄存器进行编程、而是依靠自动链路训练来设置均衡和数据速率。 我们可以看到来自监视器的 HPD_SNK 变为高电平、但它不会反映在 HPD_SRC 输出上。 AUX_SRC 接口上也没有任何活动。 该器件超出复位范围、并通过返回非零值来响应 I2C 读取命令。 这些寄存器值会随着时间的推移而不断变化、因此 SN75DP130正在尝试一些操作。

一些器件引脚连接:

EN 信号通过一个1K 上拉电阻器连接到3.3V 电源。
CAD_SNK 连接到 DP 连接器的 cfg1引脚、并具有连接到接地端的外部1M 电阻器。

SN75DP130如何阻止将 HPD 信号从 SNK 接口编程到 SRC 接口? 器件是否仅在成功进行链路训练后传播 HPD 信号?

我们是否需要检查任何特定的寄存器或器件引脚以了解问题?

谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您是否会将原理图发送给我进行审查? 该器件超出复位范围、并通过返回非零值来响应 I2C 读取命令。 这些寄存器值会随着时间的推移而不断变化、 因此 SN75DP130 正在尝试一些操作。 -> I2C 寄存器不应持续切换。

    在链路训练开始之前、HPD 需要变为高电平。 如果 HPD_SNK 变为高电平、则 HPD_SRC 也应变为高电平。

    谢谢

    David  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢你能抽出时间。 请找到原理图随附的 DP 部分。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    请将其中一个+3V3去耦电容器替换为10uF

    2.请将 C255更改为1uF。

    3.输入是交流耦合的吗?

    4. AUX 是否进行交流耦合并具有适当的上拉/下拉电阻?

    5. DDC 是否有上拉电阻器?

    6.您是否检查了 VCC 和 RSTN 之间的上电时序?

    谢谢

    David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的建议。

    >>> 3. 输入是交流耦合的吗?

    只有主链路差分信号是交流耦合的。

    >>> 4. AUX 是否是交流耦合且具有适当的上拉/下拉电阻?

    在 SNK 侧、信号直接连接到连接器(无耦合/电阻器)。

    在 SRC 侧:AUX_SRC <-> M-LVDS 驱动器/接收器(NB3N201S)<->电压电平转换器(NLSV1T244)<->FPGA

    >>> 5. DDC 是否具有上拉电阻器?

    我们在两个 I2C 接口上都有1.5K 上拉电阻器。

    我将尝试更换电容器并更新其运行方式。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    请确保输入为交流耦合。

    AUX 还需要交流耦合、如果设计为 DP 源、则 AUXp 上的100k 下拉电阻和 AUXn 上的100k 上拉电阻至3.3V。 如果设计为 DP 接收器、则 AUXp 上需要1M 上拉至3.3V、AUXn 上需要1M 下拉。 对于 eDP、上拉/下拉是可选的。

    谢谢

    David