Other Parts Discussed in Thread: SN75DP130
您好!
我们有一个具有 Cyclone 10 GX FPGA 和 SN75DP130的定制板。 FPGA 的 DP IP 内核在源路径上的 Tx 模式(单通道@ 5.4Gbps)中实例化。 标准戴尔显示器用作接收器。
我们不对任何寄存器进行编程、而是依靠自动链路训练来设置均衡和数据速率。 我们可以看到来自监视器的 HPD_SNK 变为高电平、但它不会反映在 HPD_SRC 输出上。 AUX_SRC 接口上也没有任何活动。 该器件超出复位范围、并通过返回非零值来响应 I2C 读取命令。 这些寄存器值会随着时间的推移而不断变化、因此 SN75DP130正在尝试一些操作。
一些器件引脚连接:
EN 信号通过一个1K 上拉电阻器连接到3.3V 电源。
CAD_SNK 连接到 DP 连接器的 cfg1引脚、并具有连接到接地端的外部1M 电阻器。
SN75DP130如何阻止将 HPD 信号从 SNK 接口编程到 SRC 接口? 器件是否仅在成功进行链路训练后传播 HPD 信号?
我们是否需要检查任何特定的寄存器或器件引脚以了解问题?
谢谢
