This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DS90UB948-Q1:LVDS 引脚输出低电平、但 GPIO 工作

Guru**** 2644745 points

Other Parts Discussed in Thread: TS3DV621

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/785190/ds90ub948-q1-output-low-of-lvds-pins-but-working-gpios

器件型号:DS90UB948-Q1
主题中讨论的其他器件:TS3DV621

尊敬的 TI 团队:

我使用 DS90UB947和 DS90UB948将视频信号以及一些 GPIO 信号从我的发送设备传输到接收设备。 这目前工作正常。

不管怎么说、我们的显示屏的电源定序非常严格。 它说、应在电池板通电后的最晚50ms 内提供一个"有效的"LVDS 流。

我使用 MSP430控制器来控制显示屏的电源。 但我没有找到方法、通过 GPIO 与主机系统(DS90UB947)进行通信、同时保持 LVDS 引脚处于低电平。

输出状态选择位将所有输出设置为活动状态、但我无法单独切换它们。 因此、我目前正在规划模拟高速开关 TS3DV621、它使我能够在指定的时序内连接 LVDS。

我是否错过了某个东西、或者这是否真的是必要的?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    我们将研究这一点、看看是否有禁用 LVDS 引脚的方法。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Henrik 您好、

    很抱歉耽误您的时间-可以使用948上的寄存器0x4A 禁用 LVDS 输出。 设置位0 = 1以关闭 LVDS 输出。

    此致、
    Casey
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Casey、

    感谢您的回复。 禁用意味着 HiZ、对吧? 由于面板的数据表显示接口信号不应保持在 HiZ、因此可能需要使用一些额外的接地电阻器。

    此信息是否会添加到数据表中? 我有一些担心、某些 TI 设计工程师可能会在未来的芯片修订版本中更改这种"非官方"寄存器设置。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Henrik 您好、

    在这种情况下禁用的是高阻态。我不建议添加下拉电阻器、因为这会在正常运行期间破坏所需的100欧姆端接、并且也会对共模电压产生负面影响。

    我们可能会考虑在未来的修订版中将该寄存器添加到数据表中、但目前没有计划。 另一方面、可以保证我们不会在以后的任何芯片修订版中更改该寄存器 它将保持不变。

    此致、
    Casey
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    谢谢 Casey。
    我将检查我可以在多大程度上利用这一获得的知识。 )