请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DP83867IS 我正在尝试了解如何使用 DP83867中的 BIST 功能、但文档有点模糊。
作为背景、我们在 DP83867和 Altera Arria 10 FPGA 之间的 SGMII 总线上遇到错误。 FPGA 遇到错误-这可能是信号完整性问题、但系统可以长时间运行(1小时以上)、但几分钟内会丢失不断增加的数据包数量、直到吞吐量几乎降为零、然后突然恢复。
我想使用 PHY 中的 BIST 功能进一步进行调试、但我有几个问题：
1 - BIST 发生器和接收器在逻辑上位于 PHY 内部的什么位置？ SNLA264A 应用手册的图10中有一个有关各种环回的良好方框图-您能描述一下相对于该图的 BIST 连接吗？
2 -是否可以将 BIST 配置为测试 SGMII 总线、还是仅为 PHY 的模拟侧供电？
3-数据表中(在第8.4.5节中)指出“BIST 允许对数据包长度和 IPG 进行完全控制”。 但 BOSCH 寄存器仅允许64字节数据包和1518字节数据包、并且 IPG 不在寄存器映射的任何位置。 是否可以调整 IPG、或以其他方式设置 BIST 发生器的运行速率？ 我们希望能够以最大 GigE 速率或降低速率(如果可能)进行测试。
谢谢-
Ryan
