请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:DP83867IR 大家好、
我的客户在 PHY DP 83867上有一些问题、目前结果是。
- MDIO 接口正在工作、我可以通过 MDIO 接口读取 PHY 寄存器。
- 但 MAC 和 PHY 之间的数据总线无法正常工作。
他们的问题是:
- 如何确保总线在回路模式下工作?
- 如何控制 MAC 以发送原始数据并比较 返回值?
- 您是否有测试示例代码?
谢谢。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
大家好、
我的客户在 PHY DP 83867上有一些问题、目前结果是。
他们的问题是:
谢谢。
大家好、Vibhu、
感谢您的回复。
货币 PHY DP83867现在可以工作、我认为它是由 FPGA 时钟设置和引脚分配问题引起的。
但客户还有另一个问题。
如何在 Linux 器件树中定义 RX/TX 内部延迟值?
示例:
|
以太网 phy@0{ |
|
|
reg =<0>; |
|
|
TI, Rx-interne-delay = ; |
|
|
TI, TX-INTERNA-DELAY = ; |
|
|
ti,fifo-depth = ; |
|
|
}; |