This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DS90UR124:不工作期间的锁定信号状态

Guru**** 2387830 points
Other Parts Discussed in Thread: DS90UR124
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/844527/ds90ur124-lock-signal-status-during-non-operation

器件型号:DS90UR124

DS90UR124用于通信、但在某些情况下没有输入信号。

当 RIN+和 RIN-的输入中没有信号时、我认为 LOCK 信号的输出是 L 电平、但它似乎是 Hi-Z

"此外、解串器锁定输出将保持低电平、直到其 PLL 锁定到 Rin±引脚上的传入数据和同步模式。" 数据表第19页。

信号设置固定为 RPWDNB=H、REN=H、RAOFF=L

数据表第23页的表2显示了 PLL 锁定时的锁定= H、而未锁定时的锁定= L。

我认为锁定信号输出是 L 电平、即使 RIN+和 RIN-输入上没有信号、就像 PLL 未锁定一样、但锁定输出是 Hi-Z

当不处于断电模式时、当 RIN+和 RIN-输入中没有信号时、LOCK 输出是否正确为高阻态?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    当不处于断电模式时、LOCK 引脚不应为高阻态 应将其驱动为低电平或高电平。 您如何确定它是高阻态?

    谢谢、

    Casey  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    感谢您的回答。
    还有一个"锁定输出保持有效、反映 PLL 状态"的说明。 在数据表的第20页上、我认为除了在断电模式下、锁定信号不会是三态信号。
    但是、由于执行了以下检查、我无法再理解数据表的描述。
    通过 μ 10kΩ 将 LOCK 信号上拉至3.0V (以便于理解、与3.3V 分开)、并开始和停止通信。
    通信停止时、LOCK 信号的波形为3.0V。
    如果 IC 驱动到 L、它应该能够驱动一个10kΩ Ω 的负载、所以它被确定为三态。
    其他输入信号是电平固定的、如粘贴到上一帖子的原理图中所述。
    粘贴检索到的波形。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Hikaru、您好!

    我将尝试获取 UR124 EVM 并对此进行测试。

    同时、您能否将10k 上拉电阻器更改为更高的值? 可能是100k 和1M。

    锁定引脚上的内部下拉电阻可能不够强大、无法驱动10k。

    此致、

    蔡夏利

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、ChARLEY Cai、
    对于1MΩ Ω 和10MΩ Ω、LOCK 信号被上拉至3.0V 以测量通信的开始和停止。
    我认为它是三态的、因为它不能驱动1MΩ Ω 的负载。
    上一次布置的波形4的 RIN+和 RIN-电平是恒定的、这是不是原因?
    我认为有这样的用途,但是否不假定有这样的情况?
    此致、
    Hikaru
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Hikaru、您好!

    很抱歉耽误你的时间。 我们刚刚获得了 UR124的 EVM。 我将在本周结束前回来。

    此致、

    蔡夏利

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Hikaru、您好!

    很抱歉耽误你的时间。 我能够获得 EVM 的保持。

    检测低电平与三态的最佳方法是使用曲线示波器。  

    我将执行测试并返回给您。  

    此致、

    蔡夏利

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Hikaru、您好!

    我们在 LOCK 引脚上进行了曲线跟踪。

    从串行器的 TCLK 引脚移除时钟信号时、UR124上的 LOCK 引脚将处于三态。

    当时钟信号提供给 TCLK 引脚、并且您尝试创建断开 RIN+电缆的解锁条件时、UR124上的 LOCK 引脚将为低电平。

    此致、

    蔡夏利

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、ChARLEY Cai、
    我的理解如下、对吗? 如果正确、则可以解决我的问题。
    当无法锁定的输入信号被输入到 RIN+和 RIN-时、它处于解锁状态(LOC=LOW)、当 RIN+和 RIN-输入信号都停止时、它是另一个未解锁的状态(LOC=TRISTATE)。
    数据表中未描述 RIN+和 RIN-输入信号都停止的状态。
    此致、
    Hikaru
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Hikaru、您好!

    您认为是正确的。  

     重新同步部分中的通道适用于无法锁定信号的时间。

    此致、

    蔡夏利