This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DS92LX1621:PDB 引脚管理

Guru**** 2521670 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/854355/ds92lx1621-pdb-pin-management

器件型号:DS92LX1621

大家好、

组件 数据表中指出"是在 VDD 稳定后延迟和释放 PDB 输入信号所必需的"、但我无法找到再次延迟 PDB VDD 的时间。

在我们的应用中,我们不需要断电模式;在这种情况下,我们能否将其直接连接到 VDDIO?

提前感谢

Stefano

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Stefano、

    您好、感谢您的联系。 请勿将 PDB 直接连接到 VDDIO、因为它需要在电源稳定后出现。 没有明确规定最低要求、因此我们的典型建议是使用10k 上拉电阻和10uF 电容接地、以便充分延迟 PDB 信号。  

    此致、

    Casey