您好、支持团队、
我对 SN65LVELT22和 SN65LVELT23有一些问题。
关于 SN65LVELT22、数据表第4页和第5页的图2和4提供了输入和输出信号的时间图。
这些与数据表第1页所述方框图的信号极性不匹配。
也许我认为图2和图4中所示的输出信号的极性相反。
另外、关于 SN65LVELT23、我认为数据表的图3中的输出极性是相反的。
我的理解是错误的吗？
此致、
M. Tachibana
尊敬的 Anyiam-San：
感谢你的答复。
我将再次详细介绍我的想法。
1) 1) SN65LVELT22数据表第1页的"引脚分配"中解释的方框图如下。 
引脚7 (D0)和引脚6 (D1)是正输入。
引脚1 (Q0)和引脚3？ (D1)为正输出。
引脚2 (Q0n)和引脚4 (D1n)为负输出。
2) 2)数据表第1页上的说明部分包括以下内容。
'当输入保持悬空或未使用时、输出被默认驱动为高电平。 " 
此外、从第3页"TTL DC 特性"的 IIH 和 IIL 可以推断输入被上拉。 
1)和2)、
如果引脚7 (D0)和引脚6 (D1)输入"高电平"信号、引脚1 (Q0)和引脚3的正输出？ (D1)应输出"高"信号。
引脚2 (Q0n)和引脚4 (D1n)的负输出应输出"低电平"信号。
我的理解是不是如此之差？
另一方面、
在第4页的图2中、当"高电平"信号输入到引脚7 (D0)和引脚6 (D1)时、引脚1 (Q0)和引脚3的正输出？ (D1)为"低电平"、引脚2 (Q0n)和引脚4 (D1n)的负输出为"高电平"。
因此、我怀疑图2的极性是反相的。
顺便说一下、DS90LV01数据表第4页的图4是我的理解。 
您可以再发表评论吗？
此致、
M. Tachibana
