[参考译文] DP83867E：DP83867E 在插入计算机时未建立链路

您好！

它基本上指向 PHY 在上电时没有脱离复位状态。

您是否已验证主板是否与数据表中指定的加电时序相匹配？

您在电路板上使用的 VDDIO 是什么？

对于数据传输，选择很少：

答：DP83867具有内置的数据包发生器、可用于测试数据包。 但是、这些是预配置的随机数据包、无法控制内容。

b.在反向回送模式下配置 DP83867、它将回送在 MDI 上接收到的数据。

此致、

GET

VDDIO =+1.8V。   2.5V 电源仅为 DP83867供电。  因此我假设数据表的表107 (第97页)下的注释将适用。  它表示"如果2.5V 电源仅为 DP83867器件供电、1.8V 电源可能会在2.5V 之前的任何时间斜升"。  因此、在我的 PWB 设计中、+1.8V 在+2.5V 电源之前上升。  顺便说一下、移除 U128和 R894不会产生任何影响。  仍然需要使用万用表触碰 DP83867的引脚43、以使其建立链路。    

为什么在电源轨稳定后再次按下 RESET 按钮(无论上电序列如何)不会复位 DP83867并允许其链接到 PC？

当我们使用电压表探测 INT_PWDN 时、我们发现链路丢失(LED 熄灭)。  如果 DMM 探头在引脚44上保持持续更长的时间、LED 最终将重新打开。  使用示波器进行探测不会导致这些现象中的任何一个。  为什么该部件对使用 DMM 进行探测非常敏感？  同样、PHY 有自己的+2.5V 电源、因此我仍然需要对 VDDA1P8进行定序吗？   我们在5个 PWM 上看到同样的问题。      

INT_PWDN 引脚默认配置为输入断电。 可能正在探测是否正在下拉引脚并导致 PHY 进入 IEEE 断电模式。

此致、

GET

因此、引脚38 (RX_CTRL)直接连接到 FPGA I/O  我在该信号中添加了一个2.49k 上拉电阻器、该电阻器将选择模式4并启用自动协商。  LED_0和 LED_1电路如下：

我继续、移除了 R897和 R893以及 R892和 R896。   我认为这会将 LED_0设置为模式1、镜像启用=禁用、SGMII 启用=禁用。  我不完全了解镜像启用、但我的应用中的 DP83867正在 RGMII 中使用。  然后、此更改将 LED_1设置为模式1、对于10/100/1000M、ANEG_SEL = 0。  所有这些更改均已完成、当以太网电缆插入电路板上的 RJ45连接器时、DP83867与计算机相连。  所有 LED 亮起、LED 0定期闪烁。  

我希望有更多具体的信息或具体例子，说明如何、为什么以及如何制定这些限制。  我确实找到 了 http://www.ti.com/lit/an/snla258a/snla258a.pdf 、这很有帮助、但它主要描述了寻址设置、并且没有解释何时需要与 LED_0和 LED_1相关的特定模式。