Other Parts Discussed in Thread: DS92LV18
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:DS92LV18 大家好、
我的客户对 DS92LV18的应用有疑虑、总线 LVDS 似乎始终使用半双工、如下图所示、但 DS92LV18仅能在数据表中涵盖全双工。 DS92LV18能否支持半双工并支持高达1Gbps 的数据速率?
谢谢。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好!
总线 LVDS 可以是全双工或半双工。 如您所述、DS92LV18是全双工的。 原则上、您可以从外部对半双工线路和 DS92LV18上的控制 DE 和 RE 引脚进行多路复用/多路信号分离。 外部控制器必须控制多路复用器以及 DS92LV18的 DE 和 RE 输入。 但是、这不会是最佳或高效的操作、因为只要您从发送切换到接收并启用接收路径、DS92LV18接收器就必须重新同步才能恢复时钟(请参阅数据表第13页的"重新同步"部分)。 这种重新同步也会在另一侧发生、但控制可能是 FPGA 内部的。
此致、
相位