This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN65DP159:原理图审阅

Guru**** 2540720 points
Other Parts Discussed in Thread: SN65DP159

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/819232/sn65dp159-schematic-review

器件型号:SN65DP159

您好、Sirs、

很抱歉打扰你。

您能帮您仔细检查我们的原理图、如下所示? 欢迎提出任何建议。

原理图:

也需要确认一些问题。

1) 1)我设置为使用自举引脚调整设置。 SCL_CTL / SDA_CTL I2C I/F 是否可以悬空? (无上拉)

2)但我也保留将上述 I2C 连接到 PCH I2C 的可能性、以便 BIOS 设置此 HDMI IC。 此时、这些自举引脚可由自举引脚或 I2C 进行双选。
例如、如何连接 SLEW_CTL 上拉/下拉

EQ_SEL、HDMI_SEL 也设置 I2C 地址、将设置顶部上拉/下拉
其他 I2C_EN、TX_TERM_CTL 具有其他功能或具有上拉/下拉功能

3)自举引脚应使用65K 欧姆电阻器、但该电阻器值不在我们的内部器件库中。 那么、电阻值的允许范围是多少?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Shu-Cheng

    不使用时、我会通过100k 电阻器将 SDA_CTL 和 SCL_CTL 上拉至3.3V。

    在 I2C 模式下、它们可以保持悬空

    65K 上拉电阻容差

    [3级输入引脚]
    上拉:65K +/- 10%
    下拉:0至65k + 10%

    [2级(LVCMOS)输入引脚]
    上拉:0至65k + 10%
    下拉:0至65k + 10%

    在原理图中、SNx5DP159对 DDC 事务使用时钟扩展。 由于存在无法正确执行此功能的源设备和接收设备、系统可能无法正常工作、因为 DDC 事务传输/接收不正确。 为了克服这一问题、可实现 snoop 配置、其中源极的 SDA/SCL 直接连接到 SDA/SCL 接收端。 SNx5DP159需要将其 SDA_SNK 和 SCL_SNK 引脚连接到此链路、以便 SNx5DP159配置 TMDS_CLOCK 比率状态位。 实施此配置时必须小心、因为拉电流和灌电流之间的 DDC 电压电平可能不同、3.3V 与5V。SDA_SRC 和 SCL_SRC 必须接地。

    谢谢

    David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Sirs、

    感谢您的回复、

    对于项目3、这让我很害怕。

     数据表 sn65dp159 2018_05版本第5页特定于通过65K 欧姆的拉电阻器。

    但有人回答说只有65K + 10%、没有负容差?

    因此我的64.9K 欧姆拉电阻器无效?

     

    [3级输入引脚]
    上拉:65K +/- 10%
    下拉:0至65k + 10%

    [2级(LVCMOS)输入引脚]
    上拉:0至65k + 10%
    下拉:0至65k + 10%

     

     

    您在下面提到了注释、不清楚。

    那么、您要进行这些修改吗?

    1)     不使用 SN65DP159 DDC 隔离器(CPU 3.3V 至 HDMI 5V 电平信号隔离器)

    2)     2)设计外部 CPU 3.3V 至 HDMI 5V 电平信号隔离器。

    3)     但仍将 SN65DP159 SDA_SNK/SCL_SNK 引脚连接到 HDMI 端口

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Shu-Cheng

    这是我的器件上的一个拼写错误、容差为65k +/- 10%。

    请参阅 DDC 连接的方框图。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Sirs、

    感谢您的回复、

    DDC 通道连接修改已清除。

    但为什么要这么做呢?

    我已经修改了原理图
    请再次确认、谢谢。

    添加 DDC 隔离器/电平转换器电路
    2.更改自举拉电阻值

    原理图:

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Shu-Cheng

    原理图看起来正常。

    谢谢

    David