• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 79 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DS110DF410：有关用于时钟恢复的重定时器 DS110DF410的问题

admin
Guru**** 2386600 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/819221/ds110df410-a-question-about-retimer-ds110df410-for-clock-recover

器件型号：DS110DF410

您好！

下面我的问题是有关重定时器 DS11DF410的问题、可以帮助您检查并提出一些建议吗？  非常感谢。

  1. 重定时器芯片具有25M REFCLK 输出。 时钟是如何在芯片内部生成的？ 是否从 CDR 恢复？ 它是否可以用作 SyncE 的恢复时钟。
  2. 如下图所示、向重定时器、内部重定时器发送信号的高级设备将具有 CDR、并恢复时钟、 然后将其发送给 CPU，您能告诉我位置1 (重定时器之前)的时钟与位置2 ( 重定时器之后)的时钟之间的差异吗？ (时钟和 PTP 信息是否会因延迟、频率偏差等原因与上层设备不一致？)。  CPU 从 位置2恢复的 SyncE 时钟是否有任何问题？ CPU 是否需要通过 I2C 访问重定时器中的 CDR？ CPU 在 CDR 中读取一些调整参数来调整重定时器的时钟、以实现与位置1中的时钟的同步？

  • 0
    TI__Guru**** 2386600 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    1. 重定时器芯片具有25M REFCLK 输出。 时钟是如何在芯片内部生成的？ 是否从 CDR 恢复？ 它是否可以用作 SyncE 的恢复时钟。
      • 这个输出时钟信号只是 REF_CLK 输入信号的缓冲版本。
      • REF_CLK 信号不能用作 SyncE 的恢复时钟。 该时钟信号不会馈入高速数据路径。 它仅用作重定时器低速数字逻辑的参考
    2. 如下图所示、向重定时器、内部重定时器发送信号的高级设备将具有 CDR、并恢复时钟、 然后将其发送给 CPU，您能告诉我位置1 (重定时器之前)的时钟与位置2 ( 重定时器之后)的时钟之间的差异吗？ (时钟和 PTP 信息是否会因延迟、频率偏差等原因与上层设备不一致？)。  CPU 从 位置2恢复的 SyncE 时钟是否有任何问题？ CPU 是否需要通过 I2C 访问重定时器中的 CDR？ CPU 在 CDR 中读取一些调整参数来调整重定时器的时钟、以实现与位置1中的时钟的同步？
    • TI 重定时器不输出恢复时钟。 它只是输出一个输入数据的重定时版本
    • 输出数据将与输入数据完全相同、增加了大约~200PS 的延迟
    • 重定时器高速输出将与其输入数据具有严格的时钟相位关系、因为锁定的 CDR 具有输入数据的相位和频率锁定

    此致、

    Rodrigo Natal

    HSSC 应用工程师