This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TCA9535:TCA9535/4 - I2C 上升/下降时间要求

Guru**** 1791630 points
Other Parts Discussed in Thread: TCA9535, DAC5578
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/741443/tca9535-tca9535-4---i2c-rise-fall-time-requirement

器件型号:TCA9535
主题中讨论的其他器件: DAC5578

你(们)好

我的客户计划使用 I2C 快速模式

TCA9535具有 I2C 输入下降时间的最小值规格。 (20 x (Vdd/5.5V))

客户知道、它来自 I2C 标准。 但是、I2C 的 FPGA 输出信号大约测量值为1nsec。

如果它们不符合 I2C 标准、TCA9535将如何工作? (此问题仅涉及器件操作。)

此外、DAC5578 (TI)没有快速模式下 I2C 输入下降时间的最小值规格。

谢谢

穆克

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、Muk、

    "如果它们不符合 I2C 标准、 TCA9535将如何 工作? (此问题仅涉及器件操作。)"

    器件仍应正常工作。 我认为这只是 I2C 标准的规范。

    请记住、快速下降时间可能会导致信号下冲。 我会观察以确保下冲不会超过器件的绝对最大额定值(-0.5V)。 您也可以通过在 FPGA SDA/SCL 前面添加一个小型串联电阻来减慢下降时间。

    谢谢、

    -Bobby

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Bobbi-San、

    感谢您的回答!!