This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83848C:原理图审阅

Guru**** 2387830 points
Other Parts Discussed in Thread: DP83848C
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/735789/dp83848c-schematic-review

器件型号:DP83848C

大家好、

请帮您查看原理图。

非常感谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Daniel、您好!

    我们将在接下来的2天内审查原理图并向您提供反馈。

    此致、
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Rob:

    非常感谢。 因为我们在以太网方面没有经验、所以需要锁闭完成此操作。
    期待您的回复。

    谢谢
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    大家好、

    请帮助。

    谢谢
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Daniel:

    请查看以下评论:
    1.确认 RBIAS 容差为1%。
    DP83848C 的 TD+/-和 RD+/-引脚需要50 Ω 上拉电阻器和0.1uF 去耦电容器。 有关如何连接这些引脚的信息、请参阅数据表中的图7.2。
    3、从自举状态看、RMII 模式被使能。 这是所需的模式吗?
    MDIO 应该有1.5k Ω 的上拉电阻。
    5.确认磁性元件是否满足数据表"7.2.1.4磁性元件"部分中的要求
    6.确认时钟符合"7.2.1.2.2晶体"部分的数据表要求
    7.当 LED 引脚捆绑为高电平时、LED 输出将作为低电平有效工作。 有关 更多信息、请参阅此应用手册中的第7节:www.ti.com/.../snla079d.pdf。

    此致、
    Aniruddha