This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83848I:保留引脚的内部电路

Guru**** 2893300 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/736111/dp83848i-internal-circuit-of-reserve-pin

器件型号:DP83848I

你(们)好

客户对保留引脚(PIN20、PIN21)有疑问。

请回答以下问题吗?

1。

根据数据表、这些引脚必须通过2.2K 电阻上拉至 AVDD33。

为什么不允许将这些引脚连接到 GND 或使其悬空?

2.

如果可能、客户希望使引脚保持断开状态。

如果这些措施是开放的,会产生什么影响?

贝斯特雷加兹

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、na、

    保留引脚20和21中有检测功能、可将 PHY 置于未定义的工作状态。 已计划旧函数、但从未实现、并且不能启用此函数。

    因此、保留引脚必须上拉至 AVDD33。

    此致、
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Rob

    感谢你的答复。

    客户再问一个问题。

    其他问题:

    保留引脚被定义为输入/输出。

    是否有办法通过寄存器控制将保留引脚设置为输出? (例如使用 MDIO)

    贝斯特雷加兹

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、na、

    引脚的 I/O 性质无法更改。

    最棒的