This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN75LVCP601:DEW2是否具有内部 PU/PD 电阻器?

Guru**** 2553450 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/735073/sn75lvcp601-does-dew2-have-internal-pu-pd-resistors

器件型号:SN75LVCP601

SN74LVCP601上的控制引脚是否具有内部上拉和/或下拉电阻器、特别是 DEW1、DEW2、DE1、DE2、 EQ1和 EQ2?  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    他们的 ODM FAE 告诉客户、通过不组装电阻器、器件将使用默认设置。 我们需要确认这是否正确。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    内部具有 PU 和 PD。 默认情况下为1/2 Vcc
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    我在 EVM 上看到、DEW1和 DEW2有跳线可在直接接地连接和4.7K 到 VCC 连接之间进行选择。 因此、根据这一点以及您的答案、我假设需要一个外部连接来清楚地定义引脚是逻辑0还是1。 对吗?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Ronnie:

    有内部上拉露。 输入漏电下限是输入漏电高规格的10倍。
    EQ 和 DE 引脚包括内部上拉和下拉电阻、以创建 NC 的 VCC/2电平。

    此致、
    Lee
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    ½、该 Δ Vcc 电平下的去加重脉冲持续时间是多少? 数据表只是显示了一个长而短的设置。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Ronnie:

    露点信号只有两种有效状态。
    1 -使用内部或外部上拉电阻(默认)
    0 -使用外部下拉

    此致、
    Lee