• 状态 Resolved
  • 已锁定 已锁定
  • 回复 12 回复
  • 订户 0 订户
  • 视图 386 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83822IF：DP83822IF

admin
Guru**** 2763595 points

Other Parts Discussed in Thread: DP83822IF

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/707443/dp83822if-dp83822if

器件型号：DP83822IF

您好！

我们正在其中一个设计中使用 TI 的 DP83822IF 以太网 PHY。 我们能够读取 PHY 地址、但链路未建立。 对于 LED_1/GPIO1引脚(引脚24)、数据表中说"当不用于防止自举到模式2或模式3时、该引脚必须具有下拉或上拉外部电阻器"。 无法正确理解(主要是陈述的第二部分)。
如果还有其他可能，请提出建议。

此致、
Madhusoodana Bairy

  • 0
    TI__Guru**** 2763595 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    大家好、Madoodhusana、

    请使用上拉或下拉电阻器将 LED_1硬接至 VDD 或 GND。
    该引脚不应悬空。
    您是否有要分享的原理图？
    您能否使用 MDIO/MDC 读取和写入寄存器？
    您是否遵循了我们的故障排除指南：
    www.ti.com/.../snla266.pdf
  • 0
    TI__Guru**** 2763595 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Ross、

    感谢您的回答。
    我们能够建立链路、而100Mbps 运行正常(问题是交换2个 EMAC 映射到2个 PHY)。
    但是、很少有处理器会遇到 RMII 参考时钟问题。 尽管我们已将其配置为输入并为所有电路板刷写相同的代码、但很少有处理器(直接从 BGA 焊球到串联端接电阻焊盘)提供50MHz 输出。 此问题的任何已知问题？？

    此致、
    Madhusoodana Bairy

  • 0
    TI__Guru**** 2763595 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    大家好、Madoodhusana、

    DP83822输出时钟还是处理器输出时钟？
    如果您遇到处理器问题、您需要联系支持处理器的团队。
  • 0
    TI__Guru**** 2763595 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！
    感谢您的回答。

    处理器输出时钟。

    我们还需要确认的一点是加电时序。 下面的两个屏幕截图来自 PHY 数据表页码 15和16. 电源和复位信号之间的时序(在2张图片之间)有点混乱。 此外，VDDIO 和 AVD 是否可以同时上电？




    此致、
    Madhusoodana Bairy

  • 0
    TI__Guru**** 2763595 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    大家好、Madoodhusana、

    VDDIO 和 AVD 可以同时出现。
    RESET_N 在加电时由 PHY 控制。 当 POR 完成时、它释放 RESET_N 引脚的控制、用户可以对其进行访问。
    对于第二个映像、它只是显示用户可以在电源稳定后的任何时间应用 RESET_N。 它显示了复位脉冲应该持续多长时间。
  • 0
    TI__Guru**** 2763595 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Ross、

    感谢您的回答。
    "RESET_N 在上电时由 PHY 控制"-我们是否必须确保在上电时不从外部拉低复位线路？ (我们使用与门、该门的输出馈送到复位引脚)。
    此外，我们是否可以为此复位引脚设置 RC 电路(但电容器未安装)？

    此致、
    Madhusoodana Bairy
  • 0
    TI__Guru**** 2763595 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您可以根据需要将引脚拉至低电平。
    这是允许的。
    是的、您可以在 RESET 引脚上使用 RC。
  • 0
    TI__Guru**** 2763595 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Ross、

    感谢您的回答。
    因此，您说，即使我们将复位线路拉低，PHY 操作也不会在上电时受到影响？ 因为我们在 PHY 上电和复位高电平之间有400ms 的延迟(因为我们将 GPIO 驱动到与门、正如我之前提到的)。 这超过了 MDC 的200ms 限制、如时序图中所示、以太网当前不工作。 因此、我认为我们必须减少这个400ms 的时序。 正确？

    此致、
    Madhusoodana Bairy

  • 0
    TI__Guru**** 2763595 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    大家好、Madoodhusana、

    您可以根据需要将复位拉低。
    这可能会使图中的内容混淆。 对于上电、RESET_N 是 PHY 自身控制的内容。
    不过、您可以将该线路保持在低电平、但它没有时序要求。
    不过、如果您保持 RESET 低电平、则无法访问 MDIO/MDC、因为 PHY 将保持复位状态。
  • 0
    TI__Guru**** 2763595 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Ross、

    感谢您的回答。
    我们看到 PHY 复位和 MDC 之间存在3秒延迟。 这是否正常？ 因为数据表中的参数"在 MDC 前导码之前的上电稳定时间"说明 MDC 应在 max 之后进行脉冲 200ms 的上电时间。
    此外，如果我们要为2个以太网 PHY 驱动复位和 MDIO 总线，我们是否需要注意什么？

    此致、
    Madhusoodana Bairy

  • 0
    TI__Guru**** 2763595 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    大家好、Madoodhusana、

    是的、可以等待3秒钟、直到您将 MDC 发出。
    您只需等待最大200ms、如果您想等待更长的时间、则可以这样做。
    有些人甚至不使用 MDIO/MDC、因此在这种情况下它是不确定的。

    对于两个 PHY、只需确保将它们设置为不同的 PHY ID。
    除此之外，你应该很高兴去！
  • 0
    TI__Guru**** 2763595 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Ross、

    感谢您的回答、很抱歉耽误您的时间。

    我们能够弥补这一问题。

    此致、
    Madhusoodana Bairy