• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 230 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DS92LV2422：内部时钟

admin
Guru**** 2386620 points
Other Parts Discussed in Thread: DS92LV2422
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/675610/ds92lv2422-internal-clock

器件型号：DS92LV2422

您好！

我们的客户使用 DS92LV2422时有疑问。

客户使用具有75MHz 并行时钟的 DS92LV2422。

DS92LV2422接收1.05GHz 串行数据、内部 PLL 电路锁定75MHz。

读取串行数据的最大内部时钟如何？ 是1.05GHz 吗？ 或2.1GHz？

此致、

Naoki Aoyama

  • 0
    TI__Guru**** 2386620 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Naoki、

    无论是1.05GHz 还是2.1GHz 都无关紧要、因为这意味着它要么只在上升沿读取数据、要么在上升沿和下降沿读取数据。 但这是一个内部流程、对客户来说无关紧要。 他们为什么关心它？

    此致、
    I.K.
  • 0
    TI__Guru**** 2386620 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    尊敬的 I.K.：

    感谢你的答复。
    也许客户会考虑 EMI 噪声。
    因此、他们需要知道内部峰值时钟频率的多少。

    此致、
    Naoki Aoyama
  • 0
    TI__Guru**** 2386620 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Naoki、

    很抱歉，我收到了以下有关您询问的信息：

    内部时钟为28*Pclk。 串行数据以28 x 像素 CLK 的速度传输、时钟信号嵌入在串流中。 一个不同的“停止位”和“开始位”每28个串行位重复一次，以指示嵌入的时钟。 如果串行速率为1.05GHz、则相当于2.1Gbps 信号。 如果并行数据的速率为2.1Gbps/28=75Mbps、 这表示解串化的数据速率。 DS92LV2422针对该速率的输出像素时钟为75MHz (即最大时钟速率)、因为时钟使用上升沿或下降沿(任何通道链路器件都不支持 DDR 时钟)。

    您是否从客户那里获得有关问题目的的更多信息？ 这与 EMI 注意事项有何关系？

    此致、
    I.K.
  • 0
    TI__Guru**** 2386620 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    尊敬的 I.K.：

    感谢你的答复。
    客户现在正处于设计阶段。
    因此、它们尝试防止 EMI 噪声。

    谢谢、
    Naoki Aoyama