This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS2561:FAULT 引脚上的压降

Guru**** 2428990 points
Other Parts Discussed in Thread: TPS2561

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/683056/tps2561-voltage-drop-on-fault-pin

器件型号:TPS2561

你(们)好。

我们发现、当 Vin 开始上升时、TPS2561的 FAULT 引脚将被触发。 (CH3:故障、CH4:VIN)

原理图附在此处:

请给我一些提示吗? 谢谢!

此致、

许耀明

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你(们)好。

    我还能够在我们的 EVM 上重复同样的问题... 请参阅下面的波形。

    (CH1:VIN、CH2:FAULT、CH3:OUT)

    在此测试中、我分离了 VIN 和 FAULT 的电压电源、以便始终为 FAULT 引脚提供1.8V 电压。

    但是、即使两个电压连接在一起、也会发生相同的现象。

    该器件中是否有这种情况?

    谢谢!

    此致、

    许耀明

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、徐耀、

    很抱歉耽误你的回答。 我也进行了此测试、我还在 EVM 上重复了此问题。 但很抱歉、我需要更多时间来找到根本原因和解决方案。

    此外、此故障是否会导致客户应用中出现任何问题? 这一下降发生在启动之初、峰值为5us。 我不确定这种峰值是否会影响客户的系统。

    此致、
    Bob
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    顺便说一下、我将尝试用一个小电容器对其进行过滤、并在明天向您提供反馈。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Bob:

    是的、这会影响客户的系统、因为此引脚上的信息将传递到 SoC。

    请帮助我们确定原因。 谢谢!

    此致、
    许耀明
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、徐耀、

    我们已找到根本原因和解决方案、请参阅如下内容:

    根本原因:当 VIN 低于 UVLO 阈值且逻辑工作正常时、输出开漏驱动器的栅极不一定会被保持。 这意味着它可能(而且似乎经常)耦合到高电平并接合放电 FET。 开漏驱动器栅极上的耦合电压非常弱、但如果上的电阻上拉电阻也很弱、我们可能会看到干扰。

    解决方案:一种潜在的解决方案是使/FLT 引脚上的上拉电阻器更强。 该下拉 FET 的栅极驱动电压非常小,因此不能驱动太大的电流。 较强的上拉电阻意味着 FET 不能对其进行过功率、因此/FLT 引脚上的电压将保持高电平。 根据我们的测试结果、100欧姆电阻器足够强大、能够使干扰变得非常小。

    是否有任何问题可自由提问。

    此致、
    Bob