• 状态 Resolved
  • 已锁定 已锁定
  • 回复 12 回复
  • 订户 0 订户
  • 视图 308 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN65DSI85：Sn65DSI85上的水平和垂直同步错误

admin
Guru**** 2583225 points
Other Parts Discussed in Thread: SN65DSI85, SN65DSI83

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/702470/sn65dsi85-horizontal-and-vertical-sync-error-on-sn65dsi85

器件型号：SN65DSI85
主题中讨论的其他器件： SN65DSI83

大家好、团队、

我们将使用桥接芯片 sn65dsi85配置 LVDS 面板。 面板时序参数不是标准参数、请参阅以下时序参数。
Pclk - 152.15、HPW-32、HBPR-32、HACTID-1920、HFPR-8、 VSW-3、VBPR-158、VACTIV- 1080、VFPR-32

我们已从 DSI 调谐器为 sn65dsi85生成了寄存器设置、但它对我们无效。 请参阅随附的文件"D2L_152.1501"。 我们更改了定义沿值的特定参数、并进行了新设置、该设置也附加为"152_15_d2l.txt"。

在读取误差寄存器 E5和 E6时、我们得到值81和80、这是 HS 和 VS 误差。
您能帮助我们解决这个问题吗？

谢谢。
e2e.ti.com/.../D2L_5F00_152.1501.txte2e.ti.com/.../152_5F00_15_5F00_d2l.txt

  • 0
    TI__Guru**** 2583225 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Maumita、

    您能否提供用于生成寄存器设置的.dSI 文件？ 此外、您能否通过在读取前向寄存器 E5和 E6写入0xFF 来清除它们？ 在初始化序列期间、某些位可能会被错误设置、因此需要在读取前将其清除。

    此致、
    I.K.
  • 0
    TI__Guru**** 2583225 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    e2e.ti.com/.../NonStdPorch_5F00_D2LConfig.zipHello、

    请找到随附的.dSI 文件、生成这些设置时、即使添加了门沿值、门沿值寄存器也会保持为0。

    我们已通过写入0xFF 清除了寄存器、但仍然会遇到上述相同的错误。

    HSYNC 和 VSYNC 误差究竟意味着什么？ 我们检查了 DSI 输入、该输入对我们来说很好。

    此致、

    Maumita

  • 0
    TI__Guru**** 2583225 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Maumita、

    首先、您是否可以让客户实施以下初始化序列并查看其是否解决了问题？

    1

    通电

    2.

    CLK 设置为 HS、 数据设置为 LP11

    3.

    将 EN 引脚设置为低电平  

             

    等待10ms

    4.

    将 EN 引脚连接至高电平

             

    等待10ms

    5.                

    传输所有寄存器设置

    6.                

    将 PLL EN 寄存器0x0D 设置为0x01以启用 PLL

             

    等待10ms

    7.                

    SW 复位

             

    等待10ms

    8.                

    将数据更改为 HS

    我明天将检查.dSI 文件。 如果上述问题无法解决、则下一个很可能的问题是 LVDS 输出和 DSI 输入之间的线路时间不匹配。

    此致、

    I.K.

  • 0
    TI__Guru**** 2583225 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好！

    您是否有机会查看我们共享的.dSI 文件。
    我们检查了上面提供的序列、但它对我们没有帮助、但我们仍然没有获得有关 sn65dsi85 LVDS 输出的任何数据。

    谢谢。
  • 0
    TI__Guru**** 2583225 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Maumita、

    DSI 文件似乎正常。

    1.您可以尝试启用测试模式吗？ 这将有助于隔离问题。

    2.您能否共享 DSI_CLK 的屏幕截图？ 由于您遇到 PLL_UNLOCK 错误、DSI 端可能存在信号完整性问题。

    3.您能否共享面板数据表？ 如果您不想在此处发布、可以通过电子邮件将其发送到 i-anyiam@ti.com。

    4.您能否检查 DSI 端的线时间？ 在输出到 LVDS 接口时、输入端的线时间(从 APU 到下一个水平同步时序的水平同步)会被保留。 如果线时间与工具计算的时间不同、则会导致问题。 即使 DSI 源以突发方式输出流、DSI 源也必须使用消隐数据包(或 LP11)填充剩余的线时间、以满足线时间要求。 线时间应为13.092us。

    此致、
    I.K.
  • 0
    TI__Guru**** 2583225 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    请查看以下我的答案：

    1.是的、我尝试了测试模式、它对我们来说工作正常。

    请参阅随附的 DSI 时钟图像。

    3、我们无法共享面板的数据表，因为它目前还不在市场上，请告诉我您对面板的查询，我将尝试让您知道所有答案。

    4.有关线路时间、请参阅随附的 DSI 数据的 DSI 波形。

    谢谢。

  • 0
    TI__Guru**** 2583225 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Maumita、

    您能否确认在清除0xE5之后、您只在 CHA 和 CHB 上收到同步错误、而不是 PLL_UNLOCK 错误？ 您的问题开始出现、类似于此主题 ：e2e.ti.com/.../2525665

    您可以尝试他们的解决方案吗？

    此致、
    I.K.

  • 0
    TI__Guru**** 2583225 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Maumita、

    我刚才意识到我所引用的另一个 e2e 帖子是针对 SN65DSI83的、在这里不适用、因为寄存器0x10中的保留位实际上在这里使用。

    不过、您能否确认我的另一个问题？ 您仍然会遇到 PLL_UNLOCK 错误还是仅收到同步错误？

    此致、
    I.K.
  • 0
    TI__Guru**** 2583225 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    即使在用0xFF 清除寄存器 E5和 E6后、我也会得到0x81和0x80的值。 我们可以对其进行修改以解决此问题。

    此致、

    Maumita

  • 0
    TI__Guru**** 2583225 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Maumita、

    由于您仍会遇到 PLL_UNLOCK 错误、因此我相信 DSI_CLK 存在信号完整性问题。

    您能否仔细检查它是否符合数据表中列出的规格？ 例如、从您提供的屏幕截图可以看出、差分电压超出规格。

    此致、

    I.K.  

  • 0
    TI__Guru**** 2583225 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Maumita、

    您的问题是否有任何更新？

    此致、
    I.K.
  • 0
    TI__Guru**** 2583225 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Maumita、

    如果您仍有问题、请更新此主题。 现在、我要将其标记为 Resolved (已解决)。

    此致、
    I.K.