This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83869HM:MDIO 接口有时无法正常工作

Guru**** 2450160 points
Other Parts Discussed in Thread: DP83869HM

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1184778/dp83869hm-mdio-interface-sometime-not-working

器件型号:DP83869HM
主题中讨论的其他器件: DP83869
您好!
上电后、以太网 PHY DP83869HM 出现了一些问题。

我们的配置
-使用三电源模式(上电序列看起来正常)
IO 电压为1V8
-我们希望在 RGMII 至铜缆模式下使用 PHY。
-使用25MHz 振荡器(clk_out 引脚始终显示25MHz 信号)
-复位信号来自 FPGA、符合时序限制。
-自举模式为 SGMII 至 Copper -我们希望根据软件/MDIO 重建 PHY 至 RGMII 至 Copper 模式

问题:
有时、PHY 的出现似乎不正确。 (10次中2次)
我们无法通过 MDIO 接口访问 PHY。

在什么情况下将禁用接口?

模式似乎不正确。
如果发生错误、我们假设器件处于边界扫描模式或无效模式。

边界扫描模式下的行为是什么?
MDIO 接口是否仍然处于活动状态?
-复位输入引脚是否处于活动状态?
- clk_out 引脚是否处于活动状态?

我们器件上的 PHYIDR2寄存器为0xA0F1。 我们需要0xA0F3。
版本号1和版本号3之间有何差异?

数据表第96页指出
"自举(SUPPLYMODE_SEL、引脚23)应被拉低以设置双电源模式。 VDDIO 可以是3.3V、2.5V 或1.8V。VDDIO_SEL 自举应根据施加的 VDDIO 电压进行适当选择"

我们无法找到有关 SUPPLYMODE_SEL 和 VDDIO_SEL 自举的更多信息。
此致、
Dominik
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Dominik:

    请查看 DP83869核对表。 当 PHY 未启动时、是否无法通过 LED 或链路伙伴检测到链路? 如果您排除 MDC/MDIO 线路、控制器放弃线路控制后 MDIO 是否没有响应?

    e2e.ti.com/.../DP83869_5F00_Schematic_5F00_Design_5F00_Review_5F00_Checklist.xlsx

    此致、

    Gerome

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Gerome、

    我们已经完成了检查清单、并完成了所有工作。

    当 PHY 未发出时、PHY 没有链路且没有应答。

    请回答我的问题。

    此致、

    Dominik

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Dominik:

    您可以共享原理图吗? 我想看几件事。

    寄存器0x3 = 0xA0F1表示这是之前的器件。 请参阅与错误修复相关的修订历史记录、以了解在0xA0F3器件中已更正的内容。 简而言之、如果您不使用光纤支持、则 PHY 应在修订版之间执行相同的操作。

    请忽略 Supplymode_Sel 指导。 这是数据表中的拼写错误、我们将在下一次更新中进行更正。  除非使用 JTAG 功能、否则引脚23上不应有任何连接。

    此致、

    Gerome

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Gerome、

    我们没有关于器件修订历史记录的任何信息。  

    附件包含以太网 PHY 原理图。

    此致、
    Dominik

    e2e.ti.com/.../phy_5F00_shematic.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Dominik:

    请在星期四之前给我反馈、以便给我反馈。 我希望能尽快回来。

    此致、

    Gerome

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Dominik:

    似乎自举表示、如果 FPGA 上的时序可能关闭、PHY 可能处于 JTAG 模式。 这是否可能导致问题? 您能否将 PHY 置于 RGMII 至铜缆模式、其中 GPIO_1、RX_D2、RX_D3都 是模式0而不是模式1? 您是否看到相同的问题陈述?

    此致、

    Gerome