[参考译文] DS125DF410：请帮助我们建议如何进行调试以消除位错误、谢谢！

admin

Other Parts Discussed in Thread: DS125DF410, SIGCONARCHITECT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/745902/ds125df410-please-kindly-help-us-advise-how-to-debugging-to-eliminate-the-bit-error-thanks

器件型号：DS125DF410
主题中讨论的其他器件： SIGCONARCHITECT

尊敬的 TI 专家：
我让客户关注高速通信设备、并选择 TI 重定时器 DS125DF410来实现可靠的数据传输、这是我第一次使用帧定时器芯片、因此您需要一些技术支持、有两个问题需要帮助、为下一步操作提供一些建议、非常感谢！
1) 1)调试如何消除位错误？如果对重定时器的位置有影响？我将重定时器模块^ ^在光学模块和高速连接器的中间、自回路位错误率约为10 μ s–2/3、当我移除靠近光学模块(约为9.8英寸)的重定时器时、光学模块 TX 和终端板 RX 位错误率约为10 μ s–11/-12、但光学模块 RX 和终端板 TX 没有出现位错误。如果与位置直接相关、或者与什么因素相关？

2）测试板使用的通信频率为10.3125Gbps、产品实际频率为12.5Gbps、您能不能为配置寄存器提供建议吗？

3) 3)我发现 DS125DF410具有 PRBS 发生器、但没有校验器、如何实现自检测？

此致

顶升

7 年多前

0 admin 7 年多前

TI__Guru**** 2925550 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Jin、

DS125DF410 CTLE 增益在5GHz 或10Gbps 时约为34dB 、发送去加重功能为15dB。在给定这两个标准的情况下、我们必须对 DS125DF410器件进行定位、使其能够以一定的余量满足这两个要求。此外、DS125DF410应放置在距离 SFP 模块6-8英寸的范围内。如果将器件放置在较短的距离处、则可能存在一些过度均衡。鉴于这些限制、请在下面记下对您的问题的回答：

1)。 DS125DF410应放置在距离 SFP 光学模块约6至8英寸的位置。

1A)。因此、RX 和 TX 到光学模块满足 DS125DF410的两项要求、这是我之前提到过的。

1b)。从 Arria10 FPGA 到 DS125DF410：同样、这符合 DS125DF410 CTLE 要求(34dB)。

1C)。从 DS125DF410到 Arria10 FPGA：请确认 Arria10 FPGA CTLE 在5GHz 时具有至少14-16dB 的增益。

2A)。 DS125DF410使用 SigconArchitect GUI。您可以在演示模式下使用此软件、设置12.5GHz VCO 频率、并计算12.5Gbps 的寄存器设置。

2B)。或请注意 DS125DF410数据表的表2。在该表中、显示了12.5Gbps (PROP3或因特拉肯1)的寄存器设置。您只需根据此表设置来设置寄存器0x2F。

3)。请注意、第7.5.10节覆盖数据表的输出多路复用器、我们在其中讨论了启用 PRBS 发生器的寄存器设置。对于 PRBS 校验器、您可以使用外部 BERT。器件没有板载 PRBS 校验器。

此致、Nasser

接口（参考译文帖）

接口（参考译文帖）(Read Only)

[参考译文] DS125DF410：请帮助我们建议如何进行调试以消除位错误、谢谢！