[参考译文] TFP410：DVI 差分输出时钟频率为跳跃

您好、Tom、

是的、您可以在第11页的方框图中看到 PLL。

您是否在不同的电源电压值下看到此问题？ 此外、当频率发生变化时、您是否在 PVdd 引脚上看到任何异常行为？

此致、
I.K.

THX、用于确认它是一个 PLL 而非 DLL。 根据我们客户提供的新数据、时钟实际上从121MHz 变为153MHz、然后随着时间的推移漂移回到121MHz。

对于 PVdd (客户范围的课程视图屏幕截图)、它看起来不像电源轨上有任何干扰(触发时)、但我需要转换 WfM 数据文件并放大(稍后将发布)。 至于电路设计、电源滤波在磁珠之前为10uF (与建议的相比、之后为10uF)、但我们已将此设计用于超过1000个单元(10年以上)、从未出现过问题。 我们的客户已在两种不同的应用中使用了该板(带工作台电源的工作台设置)、并在其嵌入式系统中安装了第二个设置、这两种设置都看到了频率跳转/跳频问题。

此外、跳过似乎与 Hsync 无关、因为事件发生在多个捕获的行的中间。 我们还检查了静态时序分析和 FPGA 的限制、所有这些都看起来很好。 问题：PLL 中是否使用 Hsync (或 Vsync)来生成时钟(例如门控采样窗口)？ 还是仅跟踪 IDCK？

我们仍然无法在我们的现场重现客户发现的故障。 我们手头上有80多个单元已通过验收测试、我们正在对单元执行更广泛的基准测试、以查看是否可以重复频率跳跃、包括对输入功率进行热循环和噪声敏感性测试。  

您好、Tom、

很抱歉耽误你的时间、我一直在旅行。 我需要详细了解您关于 HSYNC 和 VSYNC 的问题。

您是否知道客户在多少个电路板中看到了此问题？ 它们的末端是否有任何电路板未显示此问题？ 此外、您是否知道客户是否在特定温度下看到了此问题、或者是否在建议的工作温度范围内发生了此问题？

您是否已经从更广泛的基准测试中看到过任何结果？

此致、
I.K.

I.K.

客户在最后一批交付的15个器件中发现了4个5个器件的问题(其他11个器件仍未通过测试)。 其中一个故障单元正在返回给我们进行分析。 客户最初在冷温度测试期间遇到故障、但在室温下根据两种不同的设置进行了重现。 频率跳变通常在加电后20分钟内发生、通常在5分钟内发生。 我们已在我们的工厂进行了一些最低温度测试(冷冻喷雾/热风枪)、没有重复出现故障。

我们在一侧尝试了两次测试、通过在电源上插入输入时序误差和噪声注入来强制失败、从而重新产生故障。 第一项测试是对时钟中与数据/同步输入相关的数据进行相移、直到注意到视觉效果。 这里的想法是为了测试 Hsync 不符合设置和保持时序要求与 PLL 操作之间是否存在任何交互。 我们没有看到输出时钟发生任何变化、该设计似乎具有足够的时序裕量。

第二项测试使用信号发生器在1%到5%占空比(关闭)范围内以100kHz 至5MHz 调制的频率调制电路板的输入功率。 这会在+3.3V 电源轨上注入大约+/-100至200mV 的噪声。 该测试有时会在 DVI 输出时钟上产生扰动、但通常会导致时钟速率下降、PLL 似乎瞬间脱机。 它与我们客户看到的内容没有重复。

您好、Tom、

如果您无法重现此问题、则此问题可能与客户的设置有关。 您能否查看他们是否以不同的分辨率看到问题？ 此外、在安装在嵌入式系统中时的第二个设置中、当跳转发生或仅在示波器上观察到时、它们是否还会在显示屏上看到视觉异常？

此致、
I.K.

I.K.

我们认为这是客户设置的内容、但我们也对他们的设置进行了网络摄像头审查、看起来不错。

它具有固定分辨率(在 FPGA 中硬编码为1400x1050)、因为它位于嵌入式系统中、在工作台上是相同的。 频率跳变发生在两种设置上、并且可以目视观察到。

我们收到了客户的故障卡、无法重现故障、但也怀疑 FPGA 上存在 ESD 或过压损坏(高于正常电流消耗和内核电压轨上的低阻抗)。 不确定是相关故障还是单独故障。 下一步是亲自访问客户站点。

Tom  

您好、Tom、

已理解、请使用客户访问的结果更新此主题。

此致、
I.K.

您好、Tom、

我现在将继续并关闭此主题、但如果您有任何更新或更多问题、请随时再次回复此主题。

此致、
I.K.

I.K.
我刚从客户(海外)回来、确认他们的设置没有问题。 我们验证了只有特定装置发生故障、即使使用四个不同的电源(从嵌入式系统到台式电源)、它们仍然发生故障。 我们测试了四个不同生产日期代码批次的器件、但失败的器件来自单个批次(51个器件的内部版本)、其中某些器件发生了故障、某些器件通过了测试。 我怀疑零件有某种程度的损坏、但不确定如何损坏。 客户实验室配备了 ESD 垫/长凳/椅子/垫子/腕带或 ESD 鞋等、加上相当潮湿的环境。

我们返回了四个故障部件、在此处验证它们是否出现故障、并计划更换410并验证问题是否已解决。 此时、我们可能需要让 TI 参与 FA -我假设我需要通过供应链来处理该问题吗？

THX - TOM

您好、Tom、

感谢您的更新。 正确的、请联系您当地的 TI 现场办事处以了解 FA 流程。

此致、
I.K.

I.K.

我们正在为其设置 FA、但在平均时间内、您能想到会导致这种奇怪行为的任何故障机制、其中它大部分时间正常运行、但偶尔会干扰时钟输出？ 如果故障是由于 DVI Tx 输出时钟上的外部 ESD 或过压事件导致的、人们会认为输出驱动栅极会损坏、但不会影响内部 PLL 运行。 我正在尝试考虑一种可能会导致这些"软"故障的部件部分损坏(尤其是 PLL)的情况。 有什么想法吗？

THX - TOM

您好、Tom、

实际上、我不确定到底是什么原因导致了这种情况。 正如您提到的、我只能猜测 PLL 会因某种原因受到部分损坏、但很难想象会导致这些类型故障的情形。 现在、我认为最好等待 FA 结果。

此致、
I.K.