[参考译文] DS90UB913Q-Q1：查看 EMI 测试的布局

admin

Guru**** 664280 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/729168/ds90ub913q-q1-review-layout-for-emi-test

器件型号：DS90UB913Q-Q1

你(们)好

请帮助我查看有关用于 EMI 测试的 DS90UB913Q 的布局。

如果可能、我希望通过电子邮件发送板级配置文件。

谢谢。

钻石

5 年多前

0 admin 5 年多前

TI__Guru**** 664280 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

请参阅以下列表中的 TIDesign、如 my.ti.com 所示。

此致、

Steven

此外、下面还列出了一些设计技巧、供您参考。

•单端输入/输出

–远离差分迹线(大于2倍的迹线宽度间距)

–未使用的输入不应悬空–使用电阻器(~10kΩ Ω)连接到 GND 或 VDDIO

建议使用–50Ω Ω(单端)走线

–内联电阻器可限制边沿速率和振铃(典型值为25Ω Ω 至33Ω Ω)

–最大程度地减小布线长度/负载，将较长的布线(>50mm)埋在内层

•高速 FPD-Link II/III 信号对

–100Ω Ω(总±10%)差分耦合布线(优先级)

–最小化线对内偏移(次级)

–尽量减少残桩和抽头

–使用共模扼流圈–建议使用 DLW21SN900HQ2L

–小尺寸(首选0402)交流耦合电容器、以最大限度地减少焊盘不连续性

–对于短走线至连接器(<50mm)：无过孔、将信号对放置在表面层上)

–对于连接线的较长线迹(>50mm)：将线迹埋在内部信号层中

–45度角正常、圆角最佳、无非对称步进

–连接连接器的布线下方的连续接地层

–在器件附近或连接器附近(不在中间位置)将不连续的情况(共模扼流圈、交流耦合、过孔)一一一一一一一一一一一并

–避免使用过孔过极性

–远离噪声源(电源和单端布线)，布线宽度大于2倍

–ESD 元件(可选)≤0.8pF 典型负载

此致、

Steven

0 admin 5 年多前

TI__Guru**** 664280 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

我是否可以将原理图和布局发送给您？？？？只需帮助我查看布局即可。
这是我公司的 DVT-2、用于解决 EMI 问题。
可以帮助我查看布局吗？？？

0 admin 5 年多前

TI__Guru**** 664280 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

抱歉、这是公共资源、sch。不建议在此处粘贴布局。您可以请求 TI 本地团队支持。您也可以参考上述基于 sch 的 TIDesign。和布局设计技能(以 d/s 为单位)。

此致、
Steven

接口（参考译文帖）

接口（参考译文帖）(Read Only)

[参考译文] DS90UB913Q-Q1：查看 EMI 测试的布局