[参考译文] DS90CP04：DS90CP04 CLK 链路风险评估

admin

Other Parts Discussed in Thread: DS90CP04

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：DS90CP04

我们的项目中使用了许多 TI DS90CP04时钟驱动器、最长的拓扑如下：U77发送器和 U45接收器都使用 DS90CP04芯片：

最长的 CLK 长度为80.6cm、对于此类链路拓扑、需要支持的最大时钟频率为700MHz、我们存在以下问题、需要您的大力支持。谢谢你

DS90CP04芯片在700MHz 时钟频率下支持的最大链路长度是多少？是否有来自 TI 的任何测试数据？(我们的设计链接太长。我们如何识别设计风险？)

我们有哪些方法来评估 DS90CP04芯片链路拓扑的可靠性？

3.n TI 官方网站上 DS90CP04芯片的 IBIS 模型、在仿真过程中连接驱动器端后的反射尤其大。使用 DS90CP04芯片运行 CLK SI 仿真以评估链路长度时、我们应该注意什么？ (仿真频率为700MHz)

DS90CP04的输入/输出是在内部进行物理交换还是重新驱动？

0 admin 3 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Zeliang、

1)。 DS90CP04是一个交叉点/缓冲器。器件可提供电气特性(LVDS 输出)中所示的交流性能。输出性能未在特定传输介质上进行表征。

2)。请注意数据表中注明的 LVDS 输出和开关特性。使用传输介质的 s 参数、您可以进行分析以确定性能和可靠性。

3)。使用带有端点 s 参数的传输介质可用于优化回波损耗(即减少反射)。

4)。我相信这两者都是：首先对其进行缓冲、然后在输出驱动器之前进行切换。

此致、Nasser

0 admin 3 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

好的、感谢专业的指导

接口（参考译文帖）(Read Only)