• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 282 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TL16C550D：与 UAR 连接

admin
Guru**** 2553430 points
Other Parts Discussed in Thread: TL16C550D

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/932582/tl16c550d-connecting-with-uar

器件型号：TL16C550D

大家好、


我对 TL16C550D 有疑问。

当仅通过发送器与 UART 连接时、将未使用的 CDC/DSR/RI 引脚连接到 GND 或开路？
和 RTS 至 CTS 短路。 没关系吗？

连接到 RS232C 时、进行了以下连接。
- RTS 和 CTS 短路
- DFR 和 DSR 与 DCD 短路
RI 打开
是否可以采用与此相同的方式处理引脚？


此致、
石田山

  • 0
    TI__Guru**** 2553430 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Ishiwata-San、您好！

    "将未使用的 CDC/DSR/RI 引脚连接到 GND 或断开？"

    根据一般经验、输入不应保持断开状态、因为这可能会导致输入悬空至中间轨值。 如今的大多数输入都使用 CMOS 结构、这会导致击穿电流、这会导致更高的电源电流、在极少数情况下、可能会在很长的时间内损坏器件。 我会使用一个电阻器将其设置为拉至 Vcc 或 GND。 (如果您想取消电阻器的配置并稍后重新偏置引脚)

    "RTS 至 CTS 短路。 它是否正常？"

    我可能会使用一个低串联电阻来将这两者短路、以防您稍后可能需要对它们进行解短。

    "当连接到 RS232C 时、进行了以下连接。
    - RTS 和 CTS 短路
    - DFR 和 DSR 与 DCD 短路
    RI 打开
    是否可以采用与此相同的方式处理引脚？"

    是的、这应该是可能的。 这看起来像是零调制解调器设置(通常通过布线完成)。

    RI 应偏置为高电平(Vcc)或低电平(GND)、以防止击穿电流(与上述说明相同)。 我个人使用4.7K 或10k 电阻器来实现它。

    -Bobby

  • 0
    TI__Guru**** 2553430 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Bobbi-San、


    感谢您的回复和支持。

    是否 可以使用下面所示的连接来执行 UART 发送/接收器通信？

      我认为、除非 RTS 和 CTS 短路、否则通信是不可能的、如图所示。  
      CTS-RTS 为数据表图1中的短路。


    2.如果 DTR-DSR-DCD 和 RTS-CTS 不需要短路、则可以使用上拉或下拉。
      DTR 和 RTS 是输出引脚、因此我认为 Open 没有问题。 是这样吗？
      (我知道 RI 为4.7K 至10k、建议使用上拉或下拉电阻。)

    此致、
    石田山

  • 0
    TI__Guru**** 2553430 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    石田山

    Bobby 目前不在办公室、因此我将尽力提供帮助。  您显示的连接并不少见、在大多数情况下都可以正常工作。  不过、通常情况下、对于实现基于硬件的流控制的系统、使用 RTS/CTS 线路、以便 RX FIFO 在读取速度比写入速度慢时不会溢出。  这就是图1所示的内容。  当接收器件在 FIFO 中有空间容纳数据时、接收器件将 RTS 置为有效、相应的发送器使用此值来指示它可以从 TX FIFO 发送串行数据。  在系统内循环回送 CTS/RTS 可消除这一优势、如果通信链路每端的读取和写入速度之间存在差异、则可能发生 FIFO 溢出。  因此、您应该确保系统能够耐受这些超限、能够通过足够快地读取 RX FIFO 来避免这些超限、或者通过软件而不是硬件来实现流控制。

    此致、
    最大

  • 0
    TI__Guru**** 2553430 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 MAX-SAN：

    很抱歉我的答复很晚。
    感谢您的支持。

    此致、
    石田山