https://e2e.ti.com/support/interface-group/interface/f/interface-forum/934579/tca9517-spec-questions
器件型号：大家好、团队、
我对 TCA9517规范项目有以下几个问题。
1) 1)关于上电序列、 当 VCCB 大于2.5V 且 VCCA 大于0.8V 时、器件是否可以准备好启用？
2) 2)当我们考虑 B 侧低电平输入的最小情况时、我们可以通过0.38V=0.45V-0.07V 来计算它、它是正确的吗？ 我想正确地知道噪声容限。 
3)关于数据表上的图6、器件时序中的步进输入波形是如何的。 请问这种机制吗？
提前感谢。
S.Sawamoto
[引用用户="Shinya Sawamoto "]
器件型号： TCA9517
大家好、团队、
我对 TCA9517 规范项目有以下几个问题。
1) 1)关于上电序列、 当 VCCB 大于2.5V 且 VCCA 大于0.8V 时、器件是否可以准备好启用？
[BobbM]是的、不过通常您可以将启用绑定到 VCCB。
2) 2)当我们考虑 B 侧低电平输入的最小情况时、我们可以通过0.38V=0.45V-0.07V 来计算它、它是正确的吗？ 我想正确地知道噪声容限。
[Bobby]根据我的存储器、我大约一年前查看了器件的 ViLc 验证文件、发现 ViLc Min 实际上是~0.4V、变化非常小。
3)关于数据表上的图6、器件时序中的步进输入波形是如何的。 请问这种机制吗？
[Bobb]阶跃是静态电压偏移、可防止器件自身锁定在低电平。 您需要记住、该器件的 SDA/SCL 引脚既是输入也是输出、因此、如果输出为低电平、而输入为低电平、则需要在另一侧输出低电平。 这会生成一个低电平环路、静态偏移通过确保 B 侧的 VOL 大于 B 侧的 ViLc 来解决此问题、从而使器件不会被卡在低电平。 在 A 侧超过特定阈值之前、B 侧不会变为高电平(图6指出、当高于2V 时、它是 VccA 的50%。
提前感谢。
S.Sawamoto
[/报价]
