请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：SN55LVDS31-SP 主题中讨论的其他器件：SN55LVDS31、
我正在尝试使用 SN55LVDS31验证项目的时序、但 Tsko 有点含糊。 我需要知道通道间偏差是仅针对相似边沿定义的、还是也涵盖了相似边沿。 如果不是、是否可以安全地假设 TPLH 和 Tphl 跟踪、因为其中一个不会同时处于组件内的最小规格、而另一个不是处于最大规格？
非 SP 数据表(https://www.ti.com/lit/ds/slls261n/slls261n.pdf)中类似的 SN65xxx 部分包含 Tsko 的注释、该注释明确指出仅针对相同方向的偏差、但-SP 或非 SP 数据表中没有 SN55xxx IC 的此类指示。
感谢你的任何帮助。
