This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN65MLVD206:输入信号下降时的 VIT+正向阈值

Guru**** 670100 points
Other Parts Discussed in Thread: SN65MLVD206
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1196868/sn65mlvd206-vit-positive-going-threshold-when-input-signal-drop

器件型号:SN65MLVD206

您好、专家、  

我的客户正在使用 SN65MLVD206、有一个问题需要您的帮助。  

对于有源 正向差分阈值、类型2中的 Vin+为150mV。 如果我们在输入中遇到实际信号、则会出现压降。 我们的正电压阈值是多少、仍然是150mV 或更高?

请将此输入波作为参考。  

这第二张图片显示信号从650mV 下降到180mV、然后回到380mV、这180mV 下降将使输出电平相反或不相反?

BR

CHI

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    任何+150mV 或更高的差分输入信号都保证被读作高电平。
    任何+50mV 或更低的差分输入信号都保证被读作低电平。

    您的所有值均高于+150mV、因此输出不会改变。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Chi、

    根据 Clemens 的评论、对于2类接收器、无论输入电压或输入压降如何、最大 VIT+都将为150mV。 由于信号仅降至180mV、因此输出将保持高电平。 请参阅下图以供参考。

    此致、

    Josh

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,Josh 和 Clements。  

    感谢您的回复、您能否帮助提供测试数据或 ATE 数据作为参考?

    客户希望将真实数据作为参考。 谢谢。  

    BR

    CHI

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Chi、

    我们的设计团队可保证最大 VIT+。 ATE 数据保持在内部、无法共享。

    此致、

    Josh  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Johshua、您好!

    感谢您的确认、我们是否对输入上升时间和下降时间有任何要求? 我在数据表中找不到输入规格。 谢谢。  

    BR

    CHI

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Chi、

    LVDS 驱动器通常不具有上升和下降时间要求。 查看数据表的开关特性时、一些抖动测量使用0.5ns 的上升和下降时间。 但是、您的限制因素将是输出上升时间和下降时间。

    此致、

    Josh