您好!
我们在定制电路板设计中遇到了类似问题、如本文所述: https://e2e.ti.com/support/interface-group/interface/f/interface-forum/987883/dp83867cr-invalid-read-data-with-multiple-phys-on-mdio-busIn我们的设计我们使用的是一个 Zynq UltraScale+、其中三个 DP83867CS 连接在共享 MDIO 总线上。 MDIO 网络上有一个单个上拉电阻器(1.5K)。 DP83867CS 器件配置为 SGMII 模式。 数据通道连接到引脚27、28、35和36。 引脚33和34用于自举配置。
PHY 0有物理地址0、RX_D0 (引脚33)和 RX_D1 (引脚34)都是未连接的。
PHY 1具有物理地址1。 RX_D0 (引脚33)上有一个10k 上拉电阻器和2.7k 下拉电阻器、RX_D1悬空。
PHY 2具有物理地址2。 RX_D0 (引脚33)上有一个5.6k 上拉电阻器和2.7k 下拉电阻器、RX_D1悬空。
VDDIO 为2.5V
在上电阶段之后、Zynq 器件独立驱动每个 PHY 的 RESET 引脚、然后尝试读取 PHY 标识符寄存器(PHYIDR1和 PHYIDR2)。 PHY0并不总是应答。
请参见随附的图片。
幻灯片1显示了访问 PHY0的 MDIO 寄存器之前的复位阶段和延迟。
幻灯片2显示了启动读取请求之前的32个 MDC 空闲时钟周期。
幻灯片3显示了读取请求、幻灯片4显示了来自 PHY0的无应答。 MDC 时钟上没有下冲或过冲、Zynq 配置为最小压摆率。
感谢你的帮助