[参考译文] DS160PT801：是否始终需要具有 Root 的 COMMON-REFCLK？

尊敬的 Tony：

让我从内部检查一下支持其他时钟架构的相关情况。

如果我理解正确、那么您当前的设置将使用单独的参考时钟运行、但在根复合体和端点之间没有重定时器？

此致！

大卫

尊敬的 David：

  我们实际上是在根端点之间使用 DS160PT801通过单独的 REFCLK 运行的。  我们在更新规范之前完成了设计、因此不再支持根和重定时器之间单独的 REFCLK。

一些可能(希望)使我们的设计没问题的其它架构项目：

我们不允许扩频

我们使用 x4链路。  当前每个方向上只有一个 x4链路、但未来的设计可能会使用两个 x4链路-但仍然只使用一个重定时器 IC。

我们采用 TI 开发板反向运行： B_PERP3：0和 A_PETn3：0位于根端。

谢谢。
托尼

尊敬的 Tony：

这是可能的。 此测试未在我们的实验室中执行、但如果从 CPU 提供了足够多的 SKPOS、则可以使用类似您的上述参考时钟拓扑。

是否能够使用单独的参考时钟拓扑对这个描述的设置执行任何内部验证？ 如果可能，我会建议这样做。

此致！

大卫

此外-我认为使用 TI EVM 的反向拓扑或使用两个 x4链路不存在问题。

尊敬的 David：

  是-我们使用单独的 REFCLK 进行测试。   遗憾的是、我们无法访问 PCIe 总线分析仪。

  Gen3工作得很好。

  最近开始了第4代测试、并在获取链接时遇到问题-尚不清楚、但似乎是我们的测试硬件电气元件。    我有一个系统配置了 COMMON-REFCLK、因此第4代无链接与 REFCLK 无关。

  我只能调整重定时器上的参数-根和端点参数不在我们的控制范围内。  我不确定重定时器 SKPOS 寄存器是如何影响最终 SKP 间隔的、似乎它必须是端点和重定时器之间的最小共同分母吗？

 如果您对要 测试或 SEEP 的任何参数有建议、请继续并推荐它们。

谢谢。
托尼

尊敬的 Tony：

很高兴知道第4代的当前问题与 REFCLK 无关。

我必须在内部检查所有参数以调整重定时器、但不包括启用 SRI 模式。 如果您无法访问我们的 各种 EEPROM 配置文件的安全文件夹、我可以授予您访问权限。

在验证测试期间、我建议测试链路的稳健性(例如辅助总线复位、链路速度更改、链路启用/禁用等)。

此致！

大卫