This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPD1E01B04-Q1:反焊盘设计应用手册

Guru**** 1161270 points
Other Parts Discussed in Thread: TPD1E01B04-Q1, TPD1E01B04
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1211938/tpd1e01b04-q1-anti-pad-design-application-notes

器件型号:TPD1E01B04-Q1
主题中讨论的其他器件: TPD1E01B04

您好、专家:

我的客户使用 TPD1E01B04-Q1 作为 FPD-LINK 的 ESD 保护

从客户的角度来看、关于高速接口的 ESD 保护、寄生电容会影响 TDR。

如果方便、您可以分享一些 ESD 防焊盘的技术应用手册吗?

非常感谢您的热情帮助!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Imelda:

    所有二极管都有一个会影响信号完整性的寄生电容、但如果您选择 TPD1E01B04等超低电容二极管、则对于高达20Gbps 的信号、信号衰减极小。  

    我找不到任何仅介绍反焊盘的应用手册、但在几个应用手册中简要提到了这些应用手册。  

    高速接口布局指南(修订版 J)

    FPD-Link 高速设计和通道要求

    此致、

    Sebastian  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的  Sebastian:

    非常感谢您的热情帮助!

    这里还有其他 ESD 供应商  提供了 Mark4 TDR 的 ESD 影响曲线。 我们是否有这样的技术文档?  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,Imelda。

    我们没有任何使用 TDR 的此类技术文档。 为了实现信号完整性、我们使用我们的低电容器进行插入损耗测试。 所致。 插入损耗图显示了信号随着输入端信号频率的增加而损失的能量。 电容较高的器件会导致较高的插入损耗。  

    一般经验法则是仅保护速度低于插入损耗图上-3dB 点的信号。

    另外、TDR 测量将受到 PCB 布局的影响、该布局将因客户而异。 如果我们在具有不同布线尺寸或不同层叠的电路板上进行 TDR 测量、则可能无法在客户 PCB 上轻松复制结果。  

    此致、

    Sebastian