[参考译文] TCA9548A：VCC 上需要建议的电流

尊敬的 Trushal：

ICC 技术规格基于输出端无负载时通过器件的电流消耗。 请注意、所有输出电流"IO"等于0A。  

增量 Icc (电源电流变化)被定义为每个处于 TTL 电压电平(而不是0V 或 VCC)中的输入电源电流的增加。 这特定于 SDA 和 SCL 引脚。

通过 ICC 的电流将根据存在的负载而变化。 这会随着连接到特定输出引脚的负载而变化。 例如、当输出引脚在5V 时处于高电平时、1k Ω 的电阻负载消耗的电流比10k Ω 的电阻负载消耗的电流更大。 这种计算必须在系统应用的设计中完成。  

该器件在可能导致器件永久损坏之前可以处理的绝对最大电流列于数据表中的绝对最大条件下。 该值为+/-100mA Icc。 我会对输入/输出电流规格更加谨慎、因为它们要低得多。 此器件一个通道可通过的最大电流为-25 mA。 此外、由于器件在绝对最大条件之外运行、因此器件会受到永久性损坏。  

此致、

泰勒

Trushal,

Unknown 说：

谢谢您的评论。 因此、在20 uA 的增量 Icc 下、如果我们使用所有8个通道、  则对于2.7V VCC、整体 Icc 将为20 uA + 8 * 20uA = 180 uA？

ICC 电源电流变化增量技术规格定义为向 SDA/SCL 引脚施加非0V 电压时流入 VCC 端子的额外电流。 在本例中、输入端的测试规格为0.6V。 因此、该电压输入会导致更多电流流入 VCC 引脚。 这不是一个涉及所有8个通道的规格。 您提供的计算结果将不适用于该规格。  

[报价 userid="554767" url="~/support/interface-group/interface/f/interface-forum/1240575/tca9548a-recommended-current-required-on-vcc/4689564 #4689564"]我假设-25mA 您提到的是灌电流(逻辑0)、将从高压侧传递到低压侧或通过 TCA9548A 的接地引脚。 因此、PCB 上接地引脚的返回路径应足够强大、以支持约-200mA (8个通道)。 我们  在 PCB 中具有与 GND 引脚的紧密连接 。 我们更关心的是 VCC 引脚上的最小布线宽度。 从电压源到 VCC 引脚之间有一条宽度较小的长布线。  因此、电流源电流估算很重要。  [/报价]

理论上是这样、如果所有8个通道都处于活动状态、则接地引脚的 PCB 返回路径应足够强大、能够承受-200mA。 问题是、我想您不能在不导致 ICC 灌电流小于100mA 的情况下提供-200mA 的电流。 我认为器件内部通 FET 栅极的驱动能力、以及许多有源 FET 通过 RDS_ON 的大电流的功耗会导致在使器件的流过总电流达到200mA 之前 ICC 增加。  

我建议客户使 GND 和 VCC 引脚尽可能宽、而不会在设计 PCB 时繁琐。

此致、

泰勒

尊敬的 Trushal：

我看到3.3V 至4.7K 上拉电阻器的计算结果、假设 VOL = 0.3V、电流消耗为0.64mA。 对于8个有源通道、此结果表明此电流是此电流的16倍、即10.24mA。 这是通过器件内部直通 FET 的电流、但不一定会影响通过 ICC 的电流消耗。 我认为、通过器件的 IO 传递10.24mA 的电流不会对 Icc 产生太大影响(也许只有 uA 级变化)。

我怀疑通过器件 VCC 消耗的大部分电流是当 SDA/SCL 信号在 I2C 通信期间振荡时的。 这是 CMOS 电路的结果、在 Vgs 阈值电压的中点期间产生最大的功率耗散。 您可能知道、NFET 的 Vgs 增加会导致漏极电流 ID 增加。 对于 PFET、Vgs 的增加会减少漏极电流。 将这两种类型组合成 CMOS 输入、会导致超过该阈值时电流损耗达到最高。 当 I2C 数据流发生振荡时、它会快速跨越此边界、导致通过 ICC 消耗更多电流。  

此致、

泰勒