[参考译文] 针对50MHz SPI 通信的最大布线长度

尊敬的 大桥三、  

对我来说、这听起来是一个一般的传输线路问题。 我们需要有关 AM2x MCU 的一些细节。  我的回答是：  

1.弄清50MHz SPI 时钟和数据带宽的要求 是什么、并计算 PCB 传输线上在这个损耗(db/英寸)下的损耗。 这些数字信号的带宽主要是 AM2x 3.3V I/O 上边沿速率的函数、如果轻负载、则可以从350-500ps。 您可以从我们的 IBIS 模型中获得这些边沿速率 [1].

• 假设在最坏情况下的350ps 边沿速率、则可以为我们的器件上的任何数字信号提供大约1.4GHz 的带宽  [2]。  
• 您可以通过添加、过阻尼、串联端接或额外的电容来更改此值、这些电容会进一步降低边沿速率 [3]。 这还具有降低 EMI 辐射/敏感性的额外优势。  
• 由于 PCB 上的传输线路有损耗并且损耗与频率成正比、因此信号的带宽越高、它看到的损耗/英寸越多
• 因此、如果运行时间较长、使用终端电阻器减小带宽是一个好主意。

接下来、您可以计算信号带宽下的传输线路损耗、并选择您喜欢的损耗阈值(衰减)裕度。

• AM2x 3.3V LVCMOS I/O 均可承受+/-5%的容差、因此假设采用标称良好的去耦电源( 纹波可忽略不计)、使用+/-2.5%可能是合理的裕度。
• 因此、我们可以计划82.5mV 压降或20 * log ((3.3-0.0825)/3.3)=-0.219dB 损耗。 如果使用完整的-5%规格、则为-0.445 dB。

3.然后、使用像这样的闭型方程估计/工具  [4]， 或3D EM 仿真、您可以计算出相关传输线路的损耗/英寸。

• 如果您使用 LP-AM263顶层5.3 mil 宽迹线、则在3.5 mil Iteq it 180A 预浸料上、您将获得大约0.137dB/英寸的损耗@ 1.4GHz 或7.299英寸/dB
• 7.299英寸/dB x 0.219 dB = 1.6英寸
• 如果将边沿速率减小到500ps 或1GHz 带宽、则会将长度增加 到8.673英寸/dB x 0.219 dB = 1.9英寸

 通过使用串联端接来进一步降低边沿速率、降低最大工作带宽、可进一步增加传输线路长度、从而使传输线路工作在频率较低、损耗较小的区域。 而且、具有更好介电常数和损耗切线的更高速基板也会降低整个频率范围内的损耗。  

[1]  AM263x Sitara IBIS 模型 https://www.ti.com/lit/zip/sprm771 

[2]  Johnson、Howard 和 Martin Graham、《高速数字设计：黑魔法手册》、Prentice Hall、1993年。 此处汇总： https://eepower.com/technical-articles/understanding-bandwidth-requirements-when-measuring-switching-characteristics-in-power-electronic-applications/# 

[3] TI 高精度实验室"PCB 布线阻抗匹配" https://www.youtube.com/watch?v=DKxDCO1kLEs 

[4]  Wcalc：一种用于分析和合成传输线路结构和相关组件的工具  https://wcalc.sourceforge.net/