This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1256465/thvd8000-frequency-settings-for-en50065-1
您好！
我正在开发一款包含 THVD8000的产品、该产品必须符合欧洲标准(EN 50065-1)、尤其是在频率方面。
考虑到这一点、您能否帮助我使用 THVD8000以9600和57600的波特率使用哪些频率来传输和接收数据(知道建议使用比数据速率高10倍的载波频率)
此致、
Carlos Santos。
尊敬的 Carlos：
我相信只有一个调制频率完全包含在标准中(F_mod = 125KHz)、另外一个频率容差可能导致其越过 EN 500655KHz (F_Mod = 187.5KHz)设定的边界的顶部 -所以选择一个500kHz 或更高的调制频率应该将频率推高于 EN 50065-1设置的阈值。 该器件包含30kHz 的展频时钟、以帮助围绕调制频率平滑频谱。 我要说的是、我们没有在设计此器件时考虑 EN 50065-1的注意事项；这并不意味着此器件不能在这些应用中工作、但我们没有针对此标准的其他数据。
在500kHz 调制时、您将能够顺利通过9600bps (所有调制频率均可支持9600bps)。 也就是说、您也可以在500kHz 调制下运行57.6kbps -需要权衡的是、我们不保证 IC 引起的占空比失真会被上限为+/-2%-一般来说、您可能会看到占空比失真在2.5%到3%左右(作为一般快速应用)。 数据速率= 1/10th 调制->+/-2% DCD、1/5调制->+/-4%、2/5th 调制->+/-8%...等等-这不是保证、但通常情况下、数据速率/调制比每减半会导致接近。 双倍 DCD 的最大范围-在实践中、较高的调制频率通常具有较低的 DCD 速率。
如果您想避免这个问题、最安全的选择是 750kHz、它能够同时通过两种数据速率。 在调制频率较高的情况下、需要权衡的是会减小总线的最大有效距离(由于更大的交流衰减+由更长的差分总线长度增加的额外抖动)、但您还可以缩小调制频率增加的功率耦合电感器。 例如、750kHz 调制频率(假设总线阻抗匹配)可以达到大约91m (保守)、~213m (额外抖动为5%)、并且可以在增加20%抖动的情况下将其推送到~335M。 如果您的总线需要更长的时间、我们目前将发布有关 THVD8000中继器的说明-但这会以降低吞吐量为代价-如果您需要中继器、请告诉我 (有几种方法通过纯硬件或软件/硬件混合实现、但两者都使用2 THVD8000作为中继器)
根据初始原型设计后的性能、可以将更多的 EMI 缓解技术应用于总线-但通常这些技术集中于更高频率的信号(大多数(如果不是全部)、 降低 THVD8000总线上 EMI 的方法本质上使用低通滤波来消除为总线生成的较高频率噪声)。 话虽如此、由于 RS 至485具有差分信令、因此具有非常出色的 EMC 友好性+ THVD8000具有额外的展频时钟、可帮助降低调制频率下的能量集中度并分散能量以帮助降低发射量。 另外、还必须考虑适当的总线设置和阻抗匹配等问题、因为这可能会导致 SI 问题、进而导致发射。
如果您有任何其他问题、敬请告知。
此致！
帕克·道德森
