请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:SN74LV541AT 大家好、
我们在数据表中提到过、OE 是 具有低电平有效输入的双输入与门、因此、如果任一输出使能为高电平、则输出为高阻抗。 但我们的数据表未显示 OE 引脚上是否存在内部下拉电阻器。 他们的基准测试是7if 让 OE 悬空、从而启用 IC。 这是否有任何问题?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
大家好、
我们在数据表中提到过、OE 是 具有低电平有效输入的双输入与门、因此、如果任一输出使能为高电平、则输出为高阻抗。 但我们的数据表未显示 OE 引脚上是否存在内部下拉电阻器。 他们的基准测试是7if 让 OE 悬空、从而启用 IC。 这是否有任何问题?
您好、Zoe、
我会通读这个常见问题解答: https://e2e.ti.com/support/logic-group/logic/f/logic-forum/737694/faq-how-does-a-slow-or-floating-input-affect-a-cmos-device
OE 输入被视为正常输入、就像输入到与门一样。 如果您使用具有 OE 引脚的器件、则应根据您的需求上拉或下拉引脚。 启用 IC 的原因仅仅是您"幸运"、在某些情况下、它也会被禁用。