This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DS90UB947-Q1EVM:不带时钟的双路 LVDS 支持

Guru**** 668880 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1271459/ds90ub947-q1evm-dual-lvds-support-without-clock

器件型号:DS90UB947-Q1EVM

你好、947是否支持 LVDS 的第二个时钟(通常固定在 D6+和 D7-之间)? 如果不是、具有双 LVDS 通道的显示是否会继续工作?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Bruce、您好!

    947只能接受一个 LVDS 时钟输入。 如果您在双路 OLDI 下操作947、两个输出都将脱离一个时钟输入。  客户使用第二个 LVDS 时钟的目的是什么? 他们想要实现什么配置? 如果使用双 oLDI、oLDI CLK 等于 PCLK 的1/2。 但如果使用单个 oLDI 输出、则 oLDI CLK = PCLK。

    约什

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我们尝试使用双 OLDI 来解析1920x1080p 显示屏上的图像。 如果没有 SerDes、则可以实现第二个图像、但通过947的输入和948的输出、我们将获得4个图像、而不是第一个图像中所示的一个图像。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Bruce、您好!

    我非常怀疑这是串行器/解串器相关问题、看起来更像是计时问题或面板问题。 为了澄清这个问题、您能否提供947和948上的接口时序规格和配置选择?

    此致!

    约什

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Josh、您好!

    我们将在两个评估板上使用默认设置。 到目前为止、我们测试了2个可通过直接连接到视频源的不同显示器、但存在同样的问题、即连接 SerDes 后会显示4个重复图像。 我已附加了评估板当前设置的图像。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Bruce、您好!

    在947上、您可以确认 该 OLDI 接口吗? 因为它看起来使用双像素 OLDI 接口、但 MODE_SEL0设置为单像素。 请仔细检查一下。 即使在匹配模式选择后它无法正常工作、我们也可以先从948 PatGen 开始、验证目标时序并无系统级显示侧问题、然后通过首先执行 SER PG、然后最终结束至结束来返回 SER 端。

    此致!

    约什

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    947开关放置不正确。 但是、在解决该问题后、仍会出现同样的问题。 使用948 Patgen 时、初始的外部时钟设置会导致与以前类似的问题、其中屏幕上会出现4幅图像。 将其更改为内部1080p 60Hz 设置会产生预期的图像。 947 patgen 上出现了同样的问题,初始设置似乎导致了同样的4图像问题,然后通过进入内部时钟解决了这一问题。

     

    以下设置创建了正确的显示。

    以下设置创建了有问题的显示

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Bruce、您好!

    正如之前提到的、我认为这不是与串行器/解串器相关的问题、看起来更像是时间问题或面板问题。 您正在正常和异常之间发送不同的分辨率、时序和 PCLK。 请注意、如果您未发送适当的时序、它会显示异常视频信号。 您能否分享所需的时间安排?

    此致!

    约什

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Josh、您好!

    我们尝试使用此屏幕、我也附上了数据表。 有一点很有趣、那就是图像在不通过串行器/解串器连接的情况下看起来没有问题、可以直接从源连接到通过 LVDS 显示。

    e2e.ti.com/.../G185HAN01.1_5F00_Final_5F00_Ver0.5_5F00_20190926_5F00_202003204778-_2800_1_2900_.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Bruce、您好!

    如果不使用外部计时、请注意、您需要检查源是否为 PCLK、抖动等、因为外部计时是从源到串行器。

    此致!

    约什

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是否可以设置串行器/解串器以使用内部时序?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Bruce、您好!

    内部时序或带 外部时钟的内部时序由数据表中的控制寄存器启用。 此外、请参阅应用手册: 探索 FPDLink III IVI 器件的内部测试图形生成特性(SNLA132)。

    此致!

    约什

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Josh、您好!  

    我能够通过改变 BRIDGE_CTL 寄存器(0x4F)的位7、 OLDI_MAPSEL 来解决此问题。 非常感谢您的帮助!

    布鲁斯