• 状态 Resolved
  • 已锁定 已锁定
  • 回复 10 回复
  • 订户 0 订户
  • 视图 834 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN65LVPE501

admin
Guru**** 2513185 points
Other Parts Discussed in Thread: SN65LVPE501

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1271542/sn65lvpe501

主题中讨论的其他器件：SN65LVPE501

我们在 PCIe 链路中使用转接驱动器芯片 SN65LVPE501。 目前，存在一种无法识别的现象。 您有任何推荐的参考设计吗？

  • 0
    TI__Guru**** 2513185 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    高路缘：

    请将您的原理图发送给我们、以便我们审阅。 我假设这是 PCIe 第1代或第2代。

    此致、Nasser

  • 0
    TI__Guru**** 2513185 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    左侧电路是发送端(连接主机)、右侧电路是接收端(连接从器件)、通过同轴电缆连接

  • 0
    TI__Guru**** 2513185 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    高路缘、

    根据您的原理图和数据表中的表2、该器件似乎配置为以下设置：

    • 输出振幅：1100mVpp
    • 去加重：-6.6dB
    • 均衡：在 PCIe 第2代速度时为7dB
    • RX 检测：已启用
    • 节能：禁用

    如果在形成 PCIe 链路时遇到问题、则将去加重和均衡降低为最小值(浮动 OS 和 EQ 引脚)并以 PCIe 第1代速度运行系统以查看是否存在差异可能会有所帮助。

    但是、很难用所提供的信息说得多。 您能给我们更多关于问题是什么以及系统运行的是哪一代 PCIe 吗？

    此致！

    Evan Su

  • 0
    TI__Guru**** 2513185 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    • 我们在 Windows10。上使用 PCIE gen1

    • 此外、我们发现有必要将 RX_END 设置为0来建立链路。 如果如您所说、RX_END 设置为1、则链路无法建立连接。
  • 0
    TI__Guru**** 2513185 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    高路缘、

    Unknown 说：
    此外，我们发现必须将 RX_END 设置为0才能建立链路。 如果如您所说、RX_END 设置为1、则链路无法建立连接。

    需要明确的是、EN_RXD 的这种异常行为是否就是您遇到的问题？

    此致！

    Evan Su

  • 0
    TI__Guru**** 2513185 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    如果我们使用两个 SN65LVPE501芯片串联以增加传输距离、是否需要将两个通道的参数设置为相同？

    通过调整传输距离距离的参数、可以以 PCIe 第1代速度传输 SN65LVPE501芯片

    非常感谢！
  • 0
    TI__Guru**** 2513185 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我们使用 SN65LVPE501芯片环回测试来观察眼图的效果。 您能帮助我们了解哪种眼图符合要求吗？

  • 0
    TI__Guru**** 2513185 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    高路缘、

    Unknown 说：
    如果我们为了增加传输距离而使用两个 SN65LVPE501芯片进行连接，是否需要将两个通道的参数设置为相同？

    由于以下几个原因、我们通常不建议级联 PCIe 转接驱动器：

    • 每个串联的转接驱动器都会向发送器
    • 调优困难、如果不多加注意、多个转接驱动器的组合传输功能可能会将信号驱动到线性范围之外。

    我们仍然可以完成这项工作，但我们没有任何关于实施的建议。

    Unknown 说：

    通过调整传输距离距离的参数、可以以 PCIe 第1代速度传输 SN65LVPE501芯片

    非常感谢！
    [/报价]

    我找不到确切的数字、但数据表第一页显示它可以补偿 FR4上的30英寸6 mil 带状线。 第14-16页的图表显示了在 PCIe 第2代速度下、布线长度达44英寸时的结果。

    Unknown 说：
    我们使用 SN65LVPE501芯片环回测试来查看眼图的效果。 您能帮助我们了解哪种眼图符合要求吗？

    我无法找到 PCIe 第1代的确切眼图要求、但我希望最小眼图宽度要求接近0.3 UI。 这种眼图表明、眼宽约为0.7 UI、这应该没问题。

    此致！

    Evan Su

    [/quote]
  • 0
    TI__Guru**** 2513185 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我们使用同轴电缆连接主机端和从端的 PCIe 信号。 主机端通过同轴线进入 SN65LVPE501芯片的接收端、然后通过芯片发送端的同轴线连接从器件。 可支持的传输距离有多远？

    谢谢！

  • 0
    TI__Guru**** 2513185 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    高路缘、

    最大传输距离将取决于同轴电缆的插入损耗特性。 如前所述、数据表显示该器件可以以 PCIe 第2代速度扩展到长达44英寸的布线。 假设这些布线为 FR4、在4GHz 的奈奎斯特频率下具有大约0.6dB/英寸的插入损耗、则44英寸可以粗略估算为27dB 的总损耗。 在第1代速度下、升压转换器可能会稍低一些、但我没有这方面的具体数据。

    此致！

    Evan Su