This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] PCA9306:pca9306

Guru**** 1127450 points
Other Parts Discussed in Thread: PCA9306, TCA9617B
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1273106/pca9306-pca9306

器件型号:PCA9306
主题中讨论的其他器件: TCA9617B

1、I2C 拓扑如下:电池存取率为100k、其他设备存取率为400k、I2C 通信没有问题

2、在以下 I2C 拓扑中、添加了 PCA9306。 PCA9306的输入上拉电阻为2k、电源为3V3、输出为1k 上拉电阻、电源为5V。 当 I2C 使用100k 来访问电池时、ACK 无法下拉,然而、当其他 I2C 器件访问超过400k 的速率时、没有问题。

3、将输出的上拉电阻从1k 调整到10k Ω 时、可以降低 I2C 的 ACK

您能解释一下为什么?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    100kHz、 400KHZ

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    此器件为无源开关。 当另一个 I²C Ω 器件将线路上拉为低电平时、Sxx1/Sxx2引脚被直接连接、并且该器件必须通过两侧的上拉电阻器吸收电流。 在您的电路中、这会增加6.65 mA、超过3 mA 的 I²C Ω 限制。

    显然、ACK 的器件的输出比其他器件弱。

    要使两个总线段彼此隔离、可像 TCA9617B 那样使用电平转换 μ I²C 缓冲器。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、

    我同意克莱门斯所说的话。  

    PCA9306在电平转换中使用无源元件。 唯一将器件两侧分开的元件是 passFET。 这意味着 Vref1侧上的上拉电阻器将与连接到 Vref2侧的电阻器并联。  

    1kohm || 1kohm = 500欧姆这是一个相当强的上拉电阻器、也是您在 ACK 位期间看到如此高的 VOL 的原因、MCU 与之通信的器件的开漏驱动器比主器件弱、 因此、没有电流强度能够针对强上拉电阻器将 VOL 下拉。  

    这就是为什么当您切换到10k Ω 上拉电阻时、负载会变弱、因此从器件的开漏驱动器可以成功地将 SDA 确认为低于可接受的 VIL 阈值的逻辑低电平。  

    这只是克莱门斯在回应中所说的话的另一种方式。

    此致、

    泰勒

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢  

    、Ω PCA9306的输入上拉电阻为2k、电源为3V3、输出为1k 上拉电阻、电源为5V

    2、2千欧|| 1千欧= 1.5欧  

    3、)((400k)和典型模式,100k(需要不同的上拉电阻器 )如何确保我的电流的可靠性6k 2k Ω||10kohm = 6 Ω 上拉电阻器?  我能否计算并推断此10k 电阻器的合理性?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

     在您的电路中、这会增加6.65 mA、超过3 mA 的 I²C Ω 限制

    这个值是如何计算的? 您能解释一下吗? 手册没有看到。 此外、100kHz 和400kHz 要求是不同的、上拉电阻值太大而无法影响400k 模式?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    2 kΩ+ 1 kΩ= 5.56 mA

    仅当有一条具有高电容的大型总线时、才需要强上拉电阻器。 您可以在第二个波形中看到、使用10 kΩ 时、上升沿较慢(但仍然可以)。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、

     在您的电路中、这会增加6.65 mA、超过3 mA 的 I²C Ω 限制

    这个值是如何计算的? 您能解释一下吗? 手册没有看到。 此外、100kHz 和400kHz 要求是不同的、上拉电阻值太大而无法影响400k 模式?

    [/报价]

    参见克莱门斯对数学的评论。  

    正确、此值超出了3mA 的 I2C 限制。 这说明总上拉电阻会向 I2C 总线增加过多的泄漏电流、可能无法保证总线上的器件能够驱动如此强的负载。 I2C 标准化器件旨在灌入 IOL = 3mA @ VOL = 0.4V。 这是任何 I2C 兼容器件内开漏驱动器的通用强度指标。 当我们增加过多的上拉强度时、某些从器件的漏极开路驱动器可能会灌入这么多电流、也可能不会灌入这么多电流。  

    这里是一份应用手册、介绍了如何计算 I2C 总线的最小和最大上拉电阻。  

    https://www.ti.com/lit/an/slva689/slva689.pdf?ts = 1695393838427&ref_url=https%253A%252F%252Fwww.google.com%252F

    此致、

    泰勒

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、

    答案是否定的,但我看不到进一步的答复。 我将把话题转到"正在等待客户"。  

    此致、

    泰勒