[参考译文] 关于多个 SN65MLVD201器件连接到总线时中间节点上严重的信号质量反射问题

残桩的长度是多少？ 如果它们太长、您可能需要像 DS90LV001或 DS10BR150这样的缓冲器。

您好！

  我们的结构是有限的，槽 形是常规的、我们测试了差分信号波形和芯片单端输出、 如下图

从背板总线到插槽接收器的残桩长度是多少？

总长度 ，2英寸，有两个连接器通过了 μ m 结构、如图所示

您好，Beryl，

是否有可能缩短存根的长度？ 此外、电路板设计的特征阻抗是多少？

此致、

约什

Josh、您好！

   它可以减少残桩长度、但可以减少的不多、并且 特征阻抗是为100Ω 设计的。

 另外再 看一下我上传的波形,就是 SN65MLVD201D 接收差分信号 ,低电平时间近9ns ,差分到单端输出信号的低电平时间减少了7ns ,这个单端信号被发送到 FPGA , FPGA 接收的低电平信号需要≥7.5ns。

您好，Beryl，

可以、如果可以进一步缩短残桩长度、这将更好地提高信号完整性。  

通常、您希望特征阻抗高于典型100Ω。 原因是、当您使用卡加载背板时、有效阻抗将会低得多。 一条良好的经验法则是具有130Ω 的特性阻抗。

最可能的情况是、当加载10个卡时、您的有效阻抗将与端接电阻器不匹配。 您可以降低端接电阻器的值、看看这是否提高了信号质量。  

此致、

约什

你好，Joshua

 我会根据您的建议尝试降低端子电阻、合适的端子电阻是多少？  另外、我想说的是、在前一版本中、我们的电路板已正常调试和通信。 然而、在升级主板后、版本不工作。 我们担心每次移动板时、可能会涉及重新匹配。 有没有其他更好的芯片解决方案推荐

您好，Beryl，

由于特征阻抗最初是100 Ω、您可以尝试使用80 Ω 或70 Ω 作为端接电阻器

您提到进行了修订。 与原始电路板相比有什么变化？

此致、

约什

你好、Joshua、

    修订版本的原因是测试过程中出现了一些问题并且需要更换 PCB、有时会 轻微移动布线。 前面提到、一条 良好的经验法则是具有130Ω 的特性阻抗、无论  背板总线和残桩 是否都设计为130Ω？、以及是否在残桩  未完全插入时也适用。

您好，Beryl，

经验法则适用于背板总线。 正确、在残桩未完全插入时适用。

此致、

约什