This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DS92LV3241:PRBS、位扰码和直流平衡

Guru**** 2390755 points
Other Parts Discussed in Thread: SN75LVDS83B, DS90C189-Q1, DS92LV3241

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1278049/ds92lv3241-prbs-bit-scrambling-and-dc-balancing

器件型号:DS92LV3241
主题中讨论的其他器件:DS92LV3242、SN75LVDS83B、DS90C189-Q1

我正在设计一个连接 DS92LV3241/DS92LV3242的 LVDS 接口(不是 LVCMOS)的设计。  我找到了本设计指南、其中详细介绍了使用 PRBS 和 DC 平衡方案进行数据编码的总体情况: https://www.ti.com/lit/ug/snla200/snla200.pdf?ts PRB=1696554380509&ref_url=https%253A%252F%252Fwww.google.com%252F

能否提供有关 PRBS、位扰码和直流平衡的更多详细信息?  由于空间限制、我们希望能够通过将 LVDS 方案嵌入到我们的 FPGA 中来消除一半的串行器/解串器硬件。   

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Klaus、您好!

    通道链路器件的编码是专有的、因此我无法详细介绍位扰频或直流平衡。 如果我了解有关您的系统的更多信息、我可以看看是否有更好的器件满足您的需求。  

    您对 LVCMOS 至 LVDS 桥接的主要需求吗?

    此致!

    插孔

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Jack、感谢您的跟进。  我们的主要需求是减少 FPGA 的 I/O。   DS92LV3241/DS92LV3242看起来是一款具有吸引力的串行器/解串器选项、可将 I/O 32拆分为8个(4个差分通道)。  这种 I/O 的减少对于我们具有选定 FPGA 和可用 I/O 来连接到各种有效载荷的系统架构至关重要。  如果我们可以将一半的串行器/解串器接口吸收到 FPGA 中、我们就可以淘汰一半的串行器/解串器链硬件。  这种硬件尺寸的减少将使我们能够在空间受限的情况下满足我们的设计要求。  因此、这并不是真正需要 LVCMOS 到 LVDS 的桥梁、正如它是降低 I/O 并利用串行器/解串器硬件以便在现有设计上扩展 I/O 一样。


  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Klaus、您好!

    DS90C189-Q1和 SN75LVDS83B 等器件无需添加编码或扰码即可对数据进行序列化。 LVDS/oLDI 格式是开放式标准、因此可对 FPGA 进行编程、对这些信号进行反序列化。

    此致!

    插孔  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 Jack。  我来看一下。  尽管速度不如 DS92LV3421/2、但这些器件听起来更容易实现 I/O 扩展方案。  感谢您的帮助!