This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DS90UB940N-Q1:有什么方法可以检查传入的 VS、DE 信号?

Guru**** 1472385 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1279795/ds90ub940n-q1-any-way-to-check-the-incoming-vs-de-signal

器件型号:DS90UB940N-Q1

您好!

在我们的应用中、我们遇到了一个问题、即与音频相比、视频输出显著延迟。 经过一些基本调查、我们发现在缺少视频输出时导通和锁定引脚处于低电平。 从 pass 的数据表说明中可以看出可能损坏 VS 和 DE 时序。

我的问题是、在不访问串行器(视频源)端的情况下、是否有办法在940N 解串器内检查 VS 和 DE 信号的时序?

此外、由于标记了 PASS 引脚、因此问题在于 FPD-Link 接口(输入)而不是 CSI 接口(输出)是否正确?

提前感谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    您能解释一下您遇到了什么情况吗? 是否只是视频和音频之间的延迟、但仍能实现恒定的视频流? 或者 DES 有时是否完全缺少视频输出? 我提出这个问题是因为您提到"在缺乏视频输出的过程中、LOCK 引脚为低电平。"  锁定信号指示解串器能够识别来自串行器的正向通道 FPD-Link 信号(该系统中使用了什么 SER?)。 如果 LOCK 引脚正在切换、则意味着解串器与远程 SER 之间存在弱/间歇性链路、这可能与串行器硬件、解串器硬件或两者之间的电缆相关。  

    我的问题是、如果不能访问串行器(视频源)端、是否有办法检查940N 解串器内 VS 和 DE 信号的计时?

    是的、940N 具有能够检测传入视频参数的内置功能。 如需更多信息、请参阅 DS90UB940N 数据表的第7.4.4节-输入显示时序。

    此外、由于 pass 引脚已标记、可以说问题出在 FPD-Link 接口(输入)而非 CSI 接口(输出)上吗?

    您是在正常模式还是 BIST 模式下运行?

    此致!

    尼古拉斯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Nikolas、

    使用的 SER 为 DS90UB925Q。

    症状如下:

    1.最初会出现黑屏+音频输出(期望同时输出音频/视频)

    2.一段时间后(从~10秒到~120秒的任意位置),视频将输出并获得恒定流(问题不再发生)

    当出现步骤(1)中的症状时、锁定不稳定、将继续在高电平和低电平之间切换、与 PASS 信号一样。 它在正常模式下运行、而不是 BIST。

    是的,940N 具有能够检测传入视频参数的内置功能。 如需更多信息、请参阅第7.4.4节- DS90UB940N 数据表的输入显示计时。

    由于这是一个内置功能、我是否有办法可以探测和检查接收到的 VS、DE 信号? (例如将其路由到 GPIO 等)。 此外、我的假设是否正确、即当失去锁定/通过为低电平时、CSI DPHY 不会从 DES 侧输出?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    您能否 执行以下初步硬件检查?

    • 您能否向我核实 SER 和 DES 上都使用了哪些模式和 IDX 搭接? 对于 IDX 和 MODE_SEL、这两个器件需要分别映射到相同的目标 I2C 地址和 FPD-Link 模式。
    • 要将925连接至940N,使用了哪些电缆连接?

    此外、请在 DES 上运行图形发生器、然后在 SER 上运行。 您是否能够在两个实例中看到固定的阵列?

    2. 一段时间后(从~10秒到~120秒的任意位置)、视频将输出并实现恒定流(问题不再发生)

    达到该点后、LOCK 和 PASS 是否都变为高电平?

    在步骤(1)中出现症状时,锁定不稳定,并将继续在高电平和低电平之间切换,与 PASS 信号相同。 它在正常模式下运行,而不是 BIST。

    由于我们在正常模式下运行并且 PASS 返回低电平、因此问题很可能出在 SER 或视频源中。 一旦提供了上述要求的信息、我们就可以进一步调试此事。

    此外,我的假设是否正确,当锁丢失/通过为低电平时,CSI DPHY 将不会从 DES 端输出?

    是的、正确。 LOCK 用于验证 SER 和 DES 之间是否已成功建立链路、因此需要将 LOCK 设置为高电平 才能 从 DES 接收任何视频输出。  

    由于这是一个内置功能,是否有任何方法可以探测和检查接收的 VS、DE 信号? (例如将其路由到 GPIO 等)。

    940N 没有此类功能。  

    此致!

    尼古拉斯