[参考译文] TCAN4550-Q1：忽略时钟优化的后果

Peter、您好！

首先、SPI 波特率由 MCU 创建的 SPI 时钟决定、TCAN4550 SPI 接口完全基于边沿、因此从 SPI 频率的角度而言不存在时钟容差问题。

另外、为了确保您理解我的解释、"互阻抗放大器"只是一种相对于输入电压提供电流的放大器。  基本上、它输出或源极的电流大小将随其输入电压的变化而变化。  TCAN4550将根据其产生的振荡波形中的电压幅度尝试调整其为晶振提供的电流量。  "跨导"是放大器相对于该电压的电流变化、本质上是放大器的"增益"。

TCAN4550在 OSC1/OSC2引脚上支持晶振和单端时钟源、并且器件在 OSC2引脚上使用弱1uA 电流源和比较器来检查 OSC2引脚是否"接地"、以便它知道使用哪种类型的时钟模式。  如果器件在启动时检测到一个低于比较器基准电压(通常为100mV、但是最大值为150mV)的电压、那么它将禁用晶振的互阻抗放大器并且预计在 OSC1引脚上提供一个单端时钟。  但是、如果 OSC2引脚电压大于阈值、器件将启用晶体的互阻抗放大器并从 OSC1引脚向晶体提供电流、然后使用 OSC2引脚上的振荡波形作为时钟输入。

潜在的问题与优化晶振来实现任何类型的频率容差无关、而是为了确保 OSC2引脚上的电压波形不会降至低于用于检测"接地"引脚的比较器阈值。  

在器件启动并选择时钟模式后、不存在禁用比较器的机制、因此在所有过程、电压和温度工作条件下保持 OSC2引脚电压大于150mV 至关重要。 否则可能导致器件在正常工作期间切换到单端时钟模式、并禁止跨阻放大器向晶体提供电流而是希望在 OSC1上提供单端时钟。  但是、由于 OSC1上没有达到0V 至 VIO 振幅要求的单端时钟信号、因此器件将没有用于运行数字内核或 MCAN 控制器的时钟。  器件基本上将"暂停"、直到时钟模式切换回晶振模式。  

在此期间、在此时钟中断期间发生的任何 SPI 和 CAN 通信都将导致错误。

有一个自动增益控制电路将尝试调整电流来保持适当的振荡电平、振幅大约为1Vpp、共模电压大约为700mV。  如果来自晶体、电容器和 OSC1和 OSC2引脚之间的任何电阻器的总外部负载未优化、即使自动增益控制电路以最低电平提供电流、振荡波形振幅也有可能大于1Vpp。  如果发生这种情况、TCAN4550无法将电流调节到更低的水平、从而降低振幅 Vpp。  由于共模电压保持相对稳定、较大的 Vpp 振幅会导致 波形上的"高峰值"电压和"低峰值"电压较低。  这些较低的峰值电压可能会变得足够低、导致单端检测比较器触发和切换模式。

当器件切换到单端模式时、跨阻放大器将停止向晶体提供电流、振荡振幅将开始通过电路中的寄生损耗自然衰减。  一旦 Vpp 振幅变得足够低、以将 OSC2引脚电压增加到阈值以上、器件将切换回晶振模式、并且将再次为晶振提供电流。  TCAN4550将再次具有一个时钟、但 Vpp 振幅将再次开始增加、直到模式切换周期重复发生、导致在正常工作的时间段之间出现短暂的时钟中断。

需要考虑跨阻放大器的跨导、晶体动态参数(内部等效电容、电感和电阻)和 ESR 值之间的组件容差系数、负载电容器容差系数以及这些值在整个温度范围内的变化。  例如、温度的升高会导致 PCB 寄生电容下降、从而改变晶体上的电容负载、进而增加 Vpp 振幅。

关键参数是驱动电平、即晶体的功率耗散。  由于晶体是机械元件、因此较大的功率耗散将导致较大的机械振动和较大的感应电压波形。  为了减小电压振幅、我们需要降低驱动电平、即 DL = IRMS^2 * Rload。

有两种方法可以降低 DL。  第一个是减少流过晶体的电流、这是通过在 OSC1引脚和晶体之间添加串联阻尼电阻器来完成的、这将减少或限制电流并"抑制"振荡 Vpp 电压。

如果没有串联电阻器、我们还可以通过增大 Rload 公式的分母中的负载电容来减小电阻负载(Rload)。  Cload 的增加会导致 Rload 变小。  

使用串联 Rd 电阻器时、典型值介于30和100欧姆之间。  必须为您的特定电路板确定所需的确切值。  此值不应大于必要值、因为它是从"负电阻"中直接减去的、或者从 TCAN4550放大器可用于调整以适应由于组件容差而导致的电路变化的额外裕量中减去的。  使用过大的 Rd 电阻会阻止振荡启动、也会使振荡有停止的风险。  通常、您希望负电阻至少是 Rload 的3倍到5倍。

Cload 的增加会导致频移较小、因此也需要验证它是否不会导致其他错误、例如 CAN 位时序、并且仍然有足够的容差来正确发送和接收 CAN 消息。  不过、通常 CAN 中具有足够的容差、因此将电容器值增加到防止时钟模式切换所需的水平是没有问题的。

另一个问题是、如果未优化驱动电平并且允许其过大、晶体可能会产生较大的机械振动、从而导致晶体上产生机械应力、从而降低寿命并最终导致故障。  晶体数据表通常会指定维持振荡所需的最小 DL (例如10uW)和最大 DL (例如100uW 或200uW、这两者都是常见值)。

此致、

乔纳森

Jonathon、

您可以说"借助 NX2016SA 40MHz 晶体、我见过负载电容在8pF 和12pF 之间时可稳定运行、但 PCB 寄生电容的大小对于所有应用都是不同的。" 对于没有阻尼电阻器的电路、是否存在该现象？

——彼得

尊敬的 Jonathan：

我有一个示波器和探头、现在正在探索我们的电路。 示波器的带宽为1.5GHz、探针是具有0.7 pF 输入电容和200k 输入阻抗(Keysight N2750A)的有源差分探头。 这是我对允许我进行必要测量的设备的最佳猜测。

我可以测量 CL1两端和晶体两端的电压、这意味着我可以获取100 mV 刻度上振幅和40 MHz 频率的干净正弦波。 但是、当我探测 CL2时、振荡会停止。 我的计划是测量 CL2以确保最小电压远高于150mV 阈值。 我是否误以为可以直接衡量？ 我能从探测 CL2杀死振荡的事实中了解到什么吗？ (目前、我正在测试我们现有的电路板、其中包含用于 CL1和 CL2的33 pF 电容器。)

——彼得

尊敬的 Peter：

对于此测试、示波器和探头规格应该是合适的。  我最初认为可以耐受的电容有上限、因此使用33 pF 电容器时、额外的示波器探头可能会使电路超过限值。

您能否在 CL2上进行测量、以便在电容值较小时不会使振荡停止？

您是否能够使用示波器探头监测 GPIO 引脚？

您说过在100mV 刻度上看到振幅为100mV 的正弦波(对于 CL1)、您是否说该正弦波的峰-峰值幅度仅为100mV？  通常、振幅大约为1Vpp。

可能对100mV 电压所指的内容存在误解。  我们只需确保 OSC2引脚上的完整波形保持相对于 GND 高于150mV 电平。  典型 Vpp 更接近1V、共模电压约为700mV。

您正在测量的正弦波的 Vpp 和 Vcm 水平是多少？

此致、

乔纳森

Jonathan、

我认为我理解这个目标、即确保 OSC2导通电阻随时间变化的最小值始终远高于150mV。 或者用数学方法来表示、请确保 Min [Vpp/2*sin (w*t)+ Vcm]> 150mV。 我认为 CL2上的差分电压相当于 OCS2接地的单端电压。

在 CL1中、我对 Vpp 和 Vcm 的测量值为700mV 和890mV、resp.

在晶体两端、Vpp 和 VCM 的测量值为705mV 和885mV、resp。

我可以找到一种探测 GPIO 引脚的方法、是的。

——彼得

Peter、

是的、您了解目标。  我们建议在最大单端比较器检测阈值150mV 的基础上维持至少额外的100mV 裕度、以应对统计变化和其他运行影响、例如电容器随时间降额等。  这意味着我们的目标是保持 一个大于250mV 的 OSC2波形。

我还会注意到、自动增益控制电路正在检测 Vpp 电平的 OSC1波形、并调整放大器的输出电流以尝试保持1Vpp 振幅。  通常、当电容很小时、我们可以看到振幅超过1Vpp、即使 AGC 已将电流减小到最小值。  在这种情况下、TCAN4550无法控制和防止 Vpp 电压超过单端检测阈值、也无法防止意外的模式更改。

当电容过大时、即使 AGC 正在输出最大电流、Vpp 电平可能无法达到完整的1Vpp 振幅。  这会减小负电阻和安全系数、并可能导致振荡停止。  这可能是您在使用33 pF 电容器时看到的情况、根据我对该器件的一般经验、这些电容器听起来太大。  因此我们也不希望使电路过载。

我们观察到的另一个现象是、通过将电容值转移到 OSC2侧的更多位置、而在 OSC1侧的更少位置、可以增大晶体 OSC2侧的 VCM 电平。  由于两个电容器之和、组合电容的总量可以保持不变。  但如果需要、这项技术可以增加一点电压裕度。

可以进入时钟测试模式、多路复用 GPIO1引脚上分频的内部时钟。  这将防止器件以其他方式运行、并且无法进行 CAN 通信。  但是、在温度等环境条件下扫描时、查看时钟是否稳定会很有用、而无需将示波器探头直接连接到会增加额外负载的晶体、并可能导致结果偏斜。  如果您对此感兴趣、我可以离线将 SPI 寄存器配置通过电子邮件发送到您用于在 E2E 注册的电子邮件。

此致、

乔纳森

是的、请将配置脱机发送。

我已经通过电子邮件向您发送了一些信息。  如果您有任何问题、请告诉我。

此致、

乔纳森