This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TFP401A-Q1:输出时序值

Guru**** 1133870 points
Other Parts Discussed in Thread: TFP401A, TFP401
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1288340/tfp401a-q1-output-timings-values

器件型号:TFP401A-Q1
主题中讨论的其他器件:TFP401ATFP401

您好、TI 团队:

您能否说明一下 TFP401A 器件的输出时序参数。

我们在表7.7和图8-4数据表中看到了输出设置和保持时间值。 我们需要将 TFP401器件的输出信号与 LVDS 串行器芯片时序连接。

如果您查看 数据表中的图8-4、则输出时钟"OCK"会相对于数据输出(RGB)进行更改。 我们的问题是、您如何解释输出时序参数的数据表时序值?

您能否说明输出 数据(RGB)何时会相对于 时钟输出 信号发生变化? 如果我们设置"OCK_INV"=高电平、是否需要 在串行器芯片中设置上升沿采样或下降沿采样以满足时序参数?

谢谢!

约翰·约翰逊

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Johnson、

    我现在正在研究这个问题、很快就会回来与您联系。

    谢谢。

    扎赫

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Johnson、

    当您说图8-4时、我假设您的意思是图6-4显示时钟的设置时间和保持时间。

    设置时间和保持时间与像素时钟成正比、频率越低、设置时间越长。
    不建议使用不同的时钟边沿锁存,如果您在 RGB 接收器上选择上升边沿,也应该在 TFP 上选择它。

    ODCK 极性选择 ODCK 边沿、像素数据(QE[23:0]和 QO[23:0])和控制信号(HSYNC、VSYNC、DE、CTL[3:1])的锁存。 如果选择为高电平、则会在 ODCK 上升沿锁存输出数据。 如果为低电平、则在 ODCK 下降沿锁存输出数据。

    我 在此处找到了您可以参考的另一个主题:

    https://e2e.ti.com/support/interface-group/interface/f/interface-forum/590406/tfp401a-q1-tfp401a-q1-maximum-setup-time 

    谢谢。
    扎赫

     

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Zach:

    感谢您的答复! 和链接!

    您能否澄清一下:  

    我们的器件完整部件#TFP401AIPZPRQ1

    为了确保我的理解、我已将输出数据 w.r.t 绘制到下面的 ODCK (165MHz)中、并根据数据表提到了时序值。

    是的、我清楚地从您的响应和链接中了解、设置时间会随着时钟频率的降低而增加。 我们的问题是保持时间要求裕度。

    当我们设置 TFT401AI 和 RGB 接收器的上升沿时、我将从 TFT401AI 器件获得0.3ns 的最短保证保持时间、正确、请确认。

    我们的 RGB 接收器器件"THC63LVD827-Z"要求至少为0.8ns 的保持时间要求、似乎我们无法满足该要求。 您能否检查一下我们的理解是否合理? 我们采取了什么措施来获得正保持计时裕度?  

    感谢您的帮助、谢谢。

    约翰·约翰逊

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    假设测试条件为 每个时钟1个像素、Pix = LOW、OCK_INV = HIGH、则:

    2.1ns 是从有效数据开始到时钟上升沿开始的最小设置时间。

    0.3ns 是从时钟上升沿结束到有效数据结束的最小保持时间。

    您的 RGB 接收器是否支持每时钟2个像素的输入模式? 从数据表可以看出、如果像素=高电平、最小保持时间会变得更大。

    谢谢。

    扎赫

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Zach:

    感谢您确认我们的理解。

    遗憾的是、RGB 接收器"THC63LVD827-Z"不支持2像素/时钟输入模式( 仅支持双边沿输入)。  

    那么、您是否有任何选项(例如错开模式或降低时钟频率(如果是、哪个是时钟频率)或任何选项来满足保持时间要求?

    感谢您的帮助!

    约翰·约翰逊

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    交错像素选择是在每时钟2个像素模式(像素=高)中使用的低电平有效信号。  

    请允许我内部查看我们可能提供帮助并将在明天与您联系的任何数据。

    谢谢。

    扎赫

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Johnson、

    我找不到任何表明可满足保持时间要求的任何其他方案的数据。

    谢谢。

    扎赫

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Zach:

    感谢您的支持! 非常感谢!

    此致、

    约翰·约翰逊

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Johnson、  

    欢迎您!  

    谢谢。

    扎赫