This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1287783/sn65hvd70-schematic-review
您好、TI 团队：
尊敬的 Sonali：
因此、对于原理图的 SN65HVD70D 部分、我只有一条注意事项：/RE 和 D 引脚应具有默认状态、因此不会悬空。 如果 在运行期间始终定义 M40_GPIO0_00和 UART4_TX 信号、则风险很小、但您不希望在运行期间使任何逻辑输入引脚悬空、因为它会导致功耗增加和噪声生成等问题。
我将在我们的电源团队中循环查看您列表中的另外2款器件、因为它们将更适合帮助您完成原理图的该部分。
此致！
帕克·道德森
感谢 Parker、
TPS27081ADDCR 原理图看上去一切正常。
TPS3808G18DBVT 看起来正常、但应该填充 R59、因为 RST 输出为开漏输出。 我将把它分配给电压监控器/看门狗团队、以防他们有进一步的注释。
谢谢。
帕特里克
您好、Parker、
感谢您的反馈。
另外、在数据表中、他们提到 DE 具有内部下拉电阻器、D 具有内部上拉电阻器。 不过、我们是否需要为这些引脚添加外部默认状态？
如果是、您能否向我们建议我们应该为/RE、 DE 和 D 信号提供哪种默认状态(上拉或下拉)？
索纳利
Patrick、您好！
您好！
请提供有关此的更新
我对这里的延误感到非常抱歉-我漏掉了通知-为此我深表歉意。
因此、这些引脚上有弱偏置电阻器(1MEG)-因此您不需要外部电阻器-抱歉、我们通常在数据表中更清晰地指示上拉/下拉、而不是在均衡中。 电路、好像我被弄错了、因此 SN65HVD70器件的原理图没问题。
因为/RE 引脚上没有内部上拉/下拉电阻器。 我在/RE 引脚上添加了外部上拉电阻器。
请对此进行更新
Sonali、
问题是什么-您说您在/RE 上实施了外部上拉。
您没有提出另一个问题-没有更新。
帕克
