• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 1 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 22 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DS90UB934-Q1EVM：TI 是否有支持 DS90UB934-Q1EVM 和 CAN 输出屏幕图像的参考 EVM？

admin
Guru**** 663810 points
Other Parts Discussed in Thread: DS90UB954-Q1, DS90UB934-Q1EVM, DS90UB934-Q1
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1297556/ds90ub934-q1evm-does-ti-have-a-reference-evm-that-supports-ds90ub934-q1evm-and-can-output-screen-images

器件型号：DS90UB934-Q1EVM
主题中讨论的其他器件： DS90UB934-Q1、DS90UB954-Q1

大家好、

TI 是否有支持 DS90UB934-Q1EVM 和 CAN 输出屏幕图像的参考 EVM？

下面是其他问题  

DS90UB954-Q1能否通过 POC 连接到 DS90UB933TRTVRQ1并正常工作？ 它与 DS90UB934-Q1相同吗？ 需要更改哪个寄存器？ 它 与  DS90UB934引脚对引脚兼容吗？

2.如何让 DS90UB934正确接收来自 DS90UB933的数据？  

  • 0
    TI__Guru**** 663810 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好、Jimmy、

    934 EVM 会输出并行 LVCMOS 视频数据、通常需要处理器来为显示屏转换该数据。 下面列出了一些可能会有所帮助的参考设计：

    https://e2e.ti.com/support/tools/simulation-hardware-system-design-tools-group/sim-hw-system-design/f/simulation-hardware-system-design-tools-forum/1277489/tida-01004-how-to-get-an-image-of-the-ar0140at-image-sensor-in-an-easy-way

    https://e2e.ti.com/support/interface-group/interface/f/interface-forum/979091/ds90ub934-q1evm-ds90ub934-q1evm-to-hdmi

    1. 954是一款解串器、与933串行器兼容。 954只需设置为 DVP 模式、并配置为将933侧的并行数据转换为 CSI-2数据包。 PoC 网络只需要能够以 DVP 模式的工作频带为目标、即大约~1MHz - 1GHz、并在整个通道上满足我们的器件的插入损耗和回波损耗要求。
      1. 933/934的配对是受支持的、并且可以在实现了 PoC 的情况下使用。 只需仔细选择在系统 SER 和 DES 端实现的特定 PoC 网络、即可更大限度地减少整个通道的插入损耗和回波损耗。
      2. 934具有并行视频输出、而954具有 CSI-2视频输出。 该引脚功能不同、并且不是 P2P。
    2. 如果系统包含933/934、则首先需要确认这两个器件均设置为正确的模式。
      1. 在933上、选择"PCLK from Imager as REFCLK"或"External Oscillator REFCLK"模式。
        1. 如果将 PCLK 用作 REFCLK、请确保其满足我们在933 数据表中定义的抖动要求。
        2. 如果使用外部振荡器作为 REFCLK、请确保 PCLK 与外部时钟之比满足固定比率。
          1. 对于12位模式和10位模式、像素时钟与外部振荡器的比率必须是固定的。 在10位模式下、像素时钟频率除以外部振荡器频率必须为2。 在12位模式下、像素时钟频率除以外部振荡器频率必须为1.5。
      2. 在934上、选择 RAW12HF、RAW12LF 或 RAW10模式。
      3. 一旦一切都设置为预期模式、933串行器上的数据线路(DIN[11：0]、VSync、HSync)将在输入 PCLK 信号的每个上升沿或下降沿进行采样。 933采样的并行数据将在连接的934解串器(ROUT[11：0]、VSync、HSync)的相应引脚上重新创建。 这意味着需要将有源 PCLK 信号和并行视频数据馈送到933串行器、以便将视频数据传输到934解串器端。

    此致！

    贾斯汀·潘